| 腕 | MIPS | |
| セキュリティの概要 | 信頼ゾーンの構築に基づいて、セキュリティゾーンは、通常の世界と世界に分割され、通常の世界は安全な収納スペースや世界の他の部分にアクセスすることはできません、通常の世界は、世界の安全保障を信頼し、セキュリティ命令の世界は、お互いを信頼しています。 |
CPUハードウェアベースの仮想化は、複数のドメインを可能にし、各ドメインは他のドメイン、MIPS-VZまで255個の別々のドメインで、保護された独立した相互不信のソフトウェア、又はデータです。ユーザーモードとカーネルモード：これらのフィールドは、異なるモードで使用されています。 |
| 信頼性の低いコード権限を削減しながら、ARMv8-MおよびMIPS-VZは、より多くの権限を付与するために、追加の実行モードで最も信頼されたコードを使用します | ||
| セキュリティストレージ管理 | ARMv8-Mは、2つのメモリセルのアクセスモジュールは問題、すなわち、SAU（セキュリティ単位属性）とMPU（メモリ保護ユニット）を解く使用しています。SAUチェックセキュリティ/セキュアモード、異なるモードで異なる使用して、その後MPUアクセス、アドレス比較部に基づいて、両方の | MMU :.次の2つの特性を持つ1つのシステムは、ゲストOSカーネルソフトウェアに、それぞれ、大ゲストTLBおよびTLB 2 TLBの根系に分けられます。2.システムは、2つの小さなMMUに分割され、ゲストが固定マッピング変換部は、TLBの根元部分が物理的なアドレス部分に分割されていないことができる完全なTLBの一部とすることができ、それは、ルート保護装置（RPU）となります。 このMMUベースのCAM（？）、アプリケーション・ソフトウェアとオペレーティングシステム間のより優れた絶縁を提供します。 |
| 異なるセキュリティドメイン間のルーチン呼び出し | ARMv8-Mは、通常の世界から、世界の特定のルーチンのセキュリティを呼び出すことができSMC（セキュアモニターコール）命令を使用する能力を持っていません。（ルーチンの途中から入ることができない）は、世界でセキュリティをマーキングアドレスを入力するためのSG（セキュアゲートウェイ）命令を使用するこの機能は、セキュリティが高くありません。 | さまざまな顧客の間でルーチンを共有する機能/フィールドが等価である、MMUはルート（根元部分）プログラミングや生産の一部となり、これらは共有の一部でしかありませんが（読めない行ったり書き込み、これらの権利があることができますMMU）監視されます。 この比較では、MIPSは、ルーチンにジャンプSC命令とポスト命令が呼び出されるので、より高速なARMに比べ、MIPSは、SGの使用を必要としないだろう。 また、MIPSの仮想化モデルによって提供される保護を実現するためのルート環境でのソフトウェアおよびセキュリティコードは、この保護機能のほとんどは、アプリケーションに対して透過的であることを意味しています。完全に客の活動を監視を犠牲にして動作環境のための制御ソフトウェアを犠牲にすることなくルート環境。 |
| セキュリティ割り込み処理 | セキュアな実行モード（セキュア実行モード）でのARMv8-Mは、より高速なARM割り込み方式をサポートしています。 | カーネルソフトウェアやセキュリティに影響を与えないようにMIPS-VZは、高速割り込みプログラムは、各ゲストや根に直接実行することができ、すべてのMIPSをサポートしています。 |
| SOCのセキュリティ | ARMv8-Mは、従来のTZ HNONSEC生地信号をサポートし、メモリHPROTは、 信号属性通常の世界にアクセスする、または世界の安全保障されたIOデバイスを知らせるために。 | MIPS-VZは、IOデバイスがゲストを発行したストレージ要求で通知するマルチビットGuestID信号をサポートします。 |
| 異なるドメインの変換 | 通常の世界と世界の安全保障の間の変換は、汎用レジスタ（GPRS）および浮動小数点レジスタ（FPRの）をロード/セーブする必要があります。 | 時間とルートドメインのゲスト/ COP0負荷（特権制御/ステータスレジスタを保持しているMIPS構造、レジスタのMMU、例外ロジック構造例外ロジックレジスタ）間の遷移を保存する必要がない、すべてのドメインは、バックアップとしてCOP0てきましたしかし、GPRとFPRは/負荷を保存する必要があります。しかし、シャドウレジスタは、特性は、そのような私たちは/負荷GPRを保存する必要がないように設定されGPRの影として、CPUの仮想化と併せて使用することができる設定がございます。 ゲストドメインのCOP0を切り替えるときに、GPRSは、FPRのは/負荷を保存する必要があります。 |
| アプリケーションと市場 | 工業用制御機器の組み込みアプリケーションのための2つの主要な機能ARMv8、ARMv8-Rはまだあり、ARMv8-Aは、移動端末のために主にあります。また、ARMはまた、例えば、のJazelle、TrustZoneの、SIMDアプリケーションを含むいくつかのサポートのJava加速度を、異なる延長部を開発します。 | 一つの利点は、MIPSは、オープンソースのツールをたくさん持っている、そしてより多くの初心者に優しいということです。現在、MIPS管理は、システムリソースの使用を減らすためにCPUリソースの消費を削減したいと思い、このアプローチはまた、エラーMIPSに困難にし、また、その低消費電力のMIPSは、モバイルデバイスに統合され、実際には、この点MIPSに遅れています主に中国市場でのサポートとより多くの核CPUの開発に頼るのARM、MIPS、現在の復活のために。 |
| アーキテクチャ | ARM最も特別なポイントは、高密度圧縮16ビット命令セット親指を使用し、また、良好な可撓性を有する高密度を維持しながら、ARMになりARMおよびThumb、の間で変換することができるということです。 | 比較的単純な、あなたは少数の命令で複雑な一連のタスクを完了するだけでなく、消費電力の低いMIPSを作ることができます。さらに、MIPSは、メモリ管理ユニット（MMU）は、より効率的に、またMIPS消費を行い、不要な損失を低減するために、記憶装置を使用することがさらに低減されています。 |
| アドレッシング | 前にアドレス指定インデックス付き（前のインデックスadressing） バックプレインデクス書いて対処する（ライトバックとアドレッシングプレインデクス） アドレッシングインデックス付け後（ポストインデックスアドレッシング） アドレス指定のプログラムカウンタ相対（プログラムカウンタ相対アドレッシング） |
アドレッシング登録 アドレッシング即時 PC相対アドレッシング 擬似アドレッシング指示（：+ 00 PC [31:27] + 26bitsを以下のように、擬似直接J型命令中に存在するアドレッシング、命令アドレス26bitsは、アドレス32ビットに変換することができます） ベースのアドレッシング |
| 動作モード |
ユーザモードと特権モード（特権モード）、異常モード（SVC、SWI、ABT、UND、IRQなどの例外モード、）、および高速割り込みモード（高速割り込みモード）：ARMは、操作の7つの基本的なモードがあります | 例外は、エラーを処理する、または電源を遮断するために使用することができるカーネル（カーネル）モード及びステータスビットユーザーモード、任意のレジスタがアクセスまたは変更することができるカーネルモード0、モードを変更する：MIPSは、2つの動作モードを有しています。ユーザモードステータスビットが1にセットされたとき、その低カーネルモードの特権と比較するだけでなく、ことを確実にするユーザ間の干渉なし。 |
| 例外処理 | ARM在ARM模式下进行异常处理。当中断出现时，当前状态寄存器CPSR会将当前值存储到存储状态寄存器SPSR，然后修改CPSR中的值并处理异常。PC在异常处理结束后跳转回原地址。 | MIPS异常处理是通过coprocessor0实现的，当中断出现时，异常程序指针(EPC)会储存PC的值，然后PC跳转到中断处理指令，接着，运行模式会从用户模式跳转到内核模式。当异常处理完成后，PC会回到原PC+4的地方。 共有4个主要寄存器参与异常处理：reg8(储存中断开始时的存储地址)，reg12(状态位)，reg13(存储异常类型)，reg14(EPC) |
此外，在寄存器以及堆栈方面，ARM与MIPS也有不同，具体见TABLE I 和 TABLE II(来源：El Kady, S., Khater, M., Alhafnawi, M.: MIPS, ARM and SPARC-an architecture comparison. In: Proceedings of the World Congress on Engineering, vol. 1 (2014))。
本文来源：
1.El Kady, S., Khater, M., Alhafnawi, M.: MIPS, ARM and SPARC-an architecture comparison. In: Proceedings of the World Congress on Engineering, vol. 1 (2014)
2.MIPS，https://www.mips.com/