高性能差動アンプと狭帯域ADCインターフェイスデザインの駆動方法
入門
ADI公司提供一系列的高性能差分放大器产品，其中包括ADL5561，ADL5562，AD8375，AD8376和AD8352，是对低失真，低噪声和低功耗的通用中频和宽带应用的首选放大器。除了宽带宽，低失真外，它们还具有增益调节功能，非常适合驱动ADC。
通过在驱动放大器和目标ADC之间采用窄带通抗混叠滤波器接口，可以衰减预期奈奎斯特区域外的放大器输出噪声，从而有助于保持ADC的SNR（信噪比）。 通常，当使用一个合适阶数的抗混叠滤波器时，SNR能提高数个dB。
本应用笔记提供了一种接口设计的方法，帮助用户在高性能驱动器放大器与ADC（包括具有开关电容输入的ADC）之间设计更有效的接口。应用笔记中介绍的窄带接口方法针对一些颇受欢迎的ADI公司无缓冲输入ADC的驱动进行了优化，如AD9246，AD9640和AD6655。はじめインタフェース要素
窄带接口的目的是提供带通滤波，同时提供足够的阻抗变换。图1，图2和图3是不同放大器的ADC接口的窄带方法的框图。 四个主要组件块包括驱动放大器，低通滤波器，谐振匹配和ADC在定义接口时起着至关重要的作用，每个都需要仔细考虑。 以下各节将讨论对四者的具体要求。
| デバイス | ゲイン設定方法 | 入力インピーダンス | 出力インピーダンス | 最適負荷インピーダンス | フィルタ設計/ RSのためのRL（負荷抵抗/ソース抵抗） |
|---|---|---|---|---|---|
| AD8352 | 抵抗 | が3kΩ | 100ああ/ 3pFの | 200 Z | 200/100または2：1 |
| ADL5561 | ピンは、バインディング | 400O、200O、または133時間 | 12 O / 0.3pF | 200 Z | 50分の200又は4：1 |
| ADL5562 | ピンは、バインディング | 400O、200O、または133時間 | 12ああ/0.3pF | 200 Z | 50分の200又は4：1 |
| AD8375 | デジタル | 150 Z | 16kΩ/ 0.8pF | 150 Z | 300/300または1：1 |
| AD8376 | デジタル | 150 Z | 16kΩ/ 0.8pF | 150 Z | 300/300または1：1 |
差動ドライバ・アンプ
差分放大器产品系列包括AD8352，AD8375，AD8376，ADL5561和ADL5562，提供三种基本类型的增益控制：电阻设置增益，并行数字控制和引脚绑定增益。 这些增益控制类型中的每一种都有自己的一组输出阻抗和所需的阻抗负以优化性能，具体如表1所示。 AD8352
AD8352的增益通过增益设置电阻R_G设置，该电阻具有将其与信号输入隔离的缓冲器。 因此，对于3 dB至25 dB的增益AD8352保持恒定的3kΩ输入电阻，从而简化了匹配和输入驱动要求。有关调整增益的更多详细信息，请参见AD8352数据手册。
建议输入和输出上使用交流耦合电容，以隔离VCC / 2偏置与电源和平衡负载。
AD8352具有标称100Ω差分输出电阻，可在负载阻抗等于200Ω时实现最佳交流性能。 这要求RL / RS滤波器比率为2：1，其中RS是滤波器源阻抗，RL是负载阻抗。AD8375とAD8376
AD8375是单通道、数字控制、可变增益放大器，AD8376是双通道版本。 每个通道由独立的5位二进制编码编程，以1 dB的步长改变每个衰减器设置，使每个放大器通道的增益从+20 dB（代码0）变为-4 dB（代码24和更高）。
AD8375和AD8376提供150Ω输入阻抗，经过调整可驱动150Ω负载阻抗，以获得最佳性能。 集电极开路输出结构需要通过外部偏置网络进行直流偏置。 每个通道输出使用一组1μH扼流圈电感，为集电极开路输出引脚提供偏置，这些引脚的差分输出阻抗为16kΩ。 由于差分输出偏置为正电源，因此需要交流耦合电容，最好为0.1μF。 类似地，输入引脚处于比地电压高约2 V的偏置电压下，也应进行交流耦合。
在没有任何输出匹配的情况下，太小的RL / RS滤波器比率可能需要不切实际的大电感值和极小的电容值来构成滤波器。 阻抗比越大，对元件Q值和布局时的寄生效应就越需要谨慎。 建议使用约为300Ω的分流输入和输出电阻的抗混叠滤波器。 在图2所示的示例中，滤波器两端的分流电阻输入端为301Ω，输出端为330Ω（通过两个165Ω偏置设置电阻），一起为AD8375或AD8376提供标称值为150 Ω负载阻抗，产生更好的RL / RS滤波比1：1。ADL5561とADL5562
ADL5561和ADL5562的增益由引脚绑定输入配置决定。 当输入A给VIP1且输入B给VIN1时，增益为6 dB（最小增益）。 当输入A给VIP2且输入B给VIN2时，增益为12 dB（中间增益）。 当输入A给VIP1和VIP2且输入B给VIN1和VIN2时，增益为15.5 dB（最大增益）。 需要注意的是差分输入阻抗随增益绑定选择而变化，对于最小，中间和最大增益设置分别为：400Ω，200Ω和133Ω。 有关输入匹配的详细信息，请参见ADL5561或ADL5562数据手册。
建议输入和输出使用交流耦合电容，以隔离VCC / 2偏置与电源和平衡负载。
放大器在负载等于200Ω时，获得最佳的交流性能。 ADL5561和ADL5562的差分输出电阻为12Ω。 阻抗比越大，必须更加注意元件Q值和布局的寄生效应。 为了简化滤波器设计，可以为每个差分输出端增加大约15Ω的额外串联填充，以获得4：1的最佳RL / RS滤波器比率。 不过需要注意，增加的串联元件会衰减驱动放大器输出。ADCの特長
高采样率模数转换器（ADC）通常用于在现代无线接收器设计中对中频的复杂调制信号进行采样。基于CMOS开关电容的ADC因其低成本和低功耗成为用于这种设计的首选。这些ADC使用无缓冲前端直接耦合到采样网络，所以ADC 的输入阻抗会随时间（跟踪和保持模式切换时）变化，这就对驱动ADC 的放大器提出了挑战。为了有效驱动ADC，使有用信号的噪声和失真降低最小，有必要设计一个无源网络接口，实现抑制宽带噪声并改变采样保持阻抗，从而为驱动放大器提供更加良好的负载阻抗。 建议采用谐振方法将采样-保持阻抗转换为更可预测的负载，从而实现抗混叠滤波器的精确设计。アンチエイリアシングフィルタ
抗混叠滤波器由四阶巴特沃斯低通滤波器和谐振电路组成。谐振电路路通过谐振消除ADC负载的容性部分，使得ADC输入在目标中心频率像一个真实电阻（参见AN-742和AN-827应用笔记）。 整体频率响应具有带通特性，有助于抑制预期奈奎斯特区域外的噪声。 一般而言，若用一个恰当阶数的抗混叠滤波器SNR能提高数个dB。ローパスフィルタ
用作抗混叠滤波器的低通滤波器通常使用LC网络设计，并且必须具有明确定义的源和负载阻抗以实现理想的阻带。 为设计滤波器网络，可以使用各种滤波器合成手册。 通常，使用切比雪夫或巴特沃斯多项式定义滤波器传递函数。 一些过滤器软件设计工具可用于帮助简化问题，例如Nuhertz Technologies的Filter Free 4.0或Agilent Technologies Advanced Design System（ADS）。
必须特别注意RL / RS滤波器比率和滤波器阶数，其中RS是滤波器源阻抗RL是负载阻抗。本应用笔记中推荐使用四阶差分巴特沃斯滤波器，因为增加阶数会在没有其他回报的情况下增加不必要的复杂性。レゾナント
谐振匹配或谐振电路可以使ADC输入看在目标中心频率与真实电阻无异（更多详细信息，请参见AN-742和AN-827应用笔记）。 分流电感L5 与片内ADC 输入电容和低通滤波器C4 最后一级所提供电容的一部分并联，形成一个谐振电路。 谐振电路谐振的窄谐振频带可以为抗混叠滤波器提供整体带通频率响应，有助于抑制目标奈奎斯特区域外的噪声。アンチエイリアシングフィルタの設計手順
最初のステップは、 - インタフェースの特性を決定します
此推荐方法的第一步是收集有关ADC接口中涉及的所有组件的要求的信息。 要收集的基本要求包括：
1. 过滤规格要求，如中心频率和带宽
2. 抗混叠来源和负载阻抗 - 定义为差分驱动器输出和最佳负载（见表1）
3. ADC（跟踪模式）输入阻抗-S参数，可从设备网站的评估板部分以Excel格式获得。ステップ二 - 検索基準正規化された要素値
可以通过滤波器设计手册查找单位归一化滤波器值，然后可以根据所需的截止频率和负载阻抗进行缩放。 表2对相关原型值有一些近似值。
共振回路マッチの追加の減衰を補償するために、カットオフ周波数は、ハイエンドの所望の通過帯域の125％であるべきです。たとえば、140メガヘルツを中心と20MHzの帯域幅のフィルタ要件場合、カットオフ周波数に設定しなければならない（140メガヘルツ+ 20MHzの÷2 ）= 188メガヘルツ125％×。
図4（A）は、シングルエンドプロトタイプフィルタ次数4の標準単位の正規化の例を示しています。図に示すバターワースフィルタ2とすることができる：負荷-ソース・インピーダンスは、平坦な応答リップル比の条件を提供します。
第三のステップ - 周波数と実際のパラメータを得るために必要な負荷
现在可以将单端单元归一化原型滤波器值C_n或L_n缩放到所需截止频率f_cut和负载阻抗R。缩放过程使用以下等式：
負荷インピーダンスが200Ω、図シングルエンド等価ネットワークである188メガヘルツのカットオフ周波数4（B）に示します。
ステップ4 - 同等のネットワーク網を差動シングルエンドを分割して直列リアクトル
大多数能够进行高动态范围IF采样的高速ADC都使用差分输入接口。 因此，有必要将单端网络转换为差分网络，如图4（c）所示。转换到最终差分网络时，串联阻抗减半。 ステップ5 - ADC入力の排除は、コンデンサ元を切り替えます
在谐振匹配或谐振电路中的分流电感有助于抵消片上ADC输入电容（以及在低通滤波器的最后一级之外增加的任何额外电容）。 选择电感值可以使ADC的虚部导纳，仅留下复阻抗的导电部分ω。
例えば、4.7kΩの程度、及び140メガヘルツでのAD9640の差動入力インピーダンスは3.9 pFです。
したがって、必要なインダクタンスLは331nHです。
音符、L / C比やQ値は、選択性を決定する要因の一つです。並列共振回路は、通過帯域フィルタの帯域幅より広い、キャパシタンス低いインダクタンスより高いです。以下の式において高いQ.、10 pF程度の増加を達成するために、（最後の段のコンデンサローパスバターワースフィルタを除く）に並列に付加容量を追加することができ、より狭帯域応答を達成するために、所望の：インダクタンスLは、93 nHのに低減される
ため、Q値が小さく、応答帯域幅も低減されます。
ステップ6 - 国会
在计算出各个接口组件之后，可以将电路转配后进行仿真。 通常情况下，需要借助一些模拟试验和误差来优化网络接口，以实现过滤器要求的最佳组合。 利用可准确体现实际〗〖L値と実際のコンポーネントモデル_s C_S寄生値（Sパラメータ）のアナログネットワークに応答が良好です。
LとCの値にわたって使用して実装を図1に示します。最終的には回路トレースの直列インダクタンスを収容するようにわずかに低い寄生インダクタンス値を使用する場合があります。図4（c）はコモンモードバイアスの複数の並列インダクタンス及び抵抗を含む負荷ADCインタフェース図7を置き換える、ことが留意されるべきです。バイアス抵抗器は、それぞれの差動入力に所望のDCバイアスを提供し、ADC入力インピーダンスと共振シャントインダクタは、正確な負荷フィルタを提供するために組み込まれています。
第7のステップ - 調整ボードレベルでの経験
使用实际L值和C值的最终实现如图8所示。在电路板填充最终模拟值之后，可能需要一些电路板级经验优化来帮助补偿实际的PCB寄生效应。
正是出于这个原因，建议使用良好的软件和s参数在过程的早期进行详细的模拟。 通过这种方式，减少了更耗时的板级调整工作。在某些情况下，可能需要对印刷电路板寄生效应进行建模以选择最佳Ls和Cs。 图5和图6显示了AD8352与AD9640之间的接口性能。レイアウトの検討事項
如果滤波器元件值较小，额外的寄生电容会导致显著的比例变化，此时减少电路板寄生电容是至关重要的。必须使用出色的布局、接地和去耦技术，从而在本说明中讨论的电路中获得所需的性能。至少应使用4层PCB：其中一个接地层，一个电源层和两个信号层。 有关具体电路板建议，请参见每个器件驱动放大器和ADC数据手册。参考資料
* RF回路設計、クリスBowick、ページ66 97ページへ
•AN-742のアプリケーションノート、スイッチトキャパシタADCの周波数応答。
•AN-827アプリケーション・ノート、スイッチド・キャパシタADCへのアンプのインタフェースに共鳴アプローチ。
