。1、システム・クロック・ソース：
マイクロコントローラ用のクロック信号は、システムが正常に機能しているように、マイクロコントローラの安定した作業機のサイクルを提供し、非常に重要です。人間の心のようなクロック・システムは、システム全体の問題がある場合は崩壊してしまいます。我々は、それはまた、クロック信号を提供しなければならない仕事に、高度なシングルチップであるDSPデジタル・シグナル・プロセッサ属し、それは言うことができることを知っています。クロック信号の源は、ここでは、内部クロック回路F28335を分析しなければならない、（クロック・ソースと呼ばれる）は、クロック信号によって生成されます。図示のように：
我々は、図面符号シーケンスに従って導入図から分かるように、2つの方法でクロックソースF28335：
（外部クロックと呼ぶ）クロック・ソースとして（1）外部発振器、XCLKINにおける一定の周波数クロック端子を提供します信号は、X1はまた、すなわち、ピン多重化によって提供される外部発振器または他のデジタルシステムにより導入することができます。
（2）クロック・ソース（内部クロック）としてF28335内部発振器を、クリスタルX1、X2端子の間の接続は、クロックソースを生成することができます。
外部クロックソース信号①3.3Vおよび1.9V外部クロック外部クロックの電圧のために、それぞれ2つのアクセス方法があります。
（A）は、外部クロック信号1、即ち外部クロック3.3Vにアクセスします。7.1.2以下に示すように：
外部クロック信号端子に3.3V XCLKIN直接アクセスは、X1端子をGNDに接続され、X2ピンシステムをフローティングシステムはVDDIO高い、すなわち、3.3Vを超えることはできません。
（B）2回のアクセス外部クロック信号、1.9Vのすなわち外部クロック。7.1.3以下に示すように：
1.9V外部クロック信号X1端子への直接アクセス、XCLKINピンはGNDに接続され、X2端子フローティング、システムは、すなわち、1.9VのVDDハイレベルを超えることはできません。
図7.1.4に示す②内部クロック信号源の接続：
从上图可以看到 XCLKIN 引脚接地， X1 和 X2 引脚间接入了一个晶振。在实际的应用中， 我们一般不采用外部振荡器方式， 直接采用内部振荡器的方式更多一些。典型的接法是在 X1 和 X2 引脚间接入一个 30MHz 晶振，选择 30MHZ晶振是因为若直接采用更高频率晶振， 不仅价格会上升， 而且晶振电路还需要做EMC 处理， 即需要设计特殊的晶振电路， 而 30MHZ 晶振目前是比较容易获取的。
（3） 我们知道 F28335 工作的最高主频是 150MHz， 但实际提供的晶振是30MHZ， 我们希望 CPU 能工作在最高主频上， 这时怎么能让这 30M 转变成 150M供 CPU 工作呢？ 这就需要提到 F28335 内部的 PLL 锁相环了。 从上图可以看到，内部信号时钟源与外部信号时钟源通过异或门后选择接入成为 OSCCLK 即振荡器时钟信号， 该信号受到寄存器 PLLSTS（OSCOFF） 位控制， 该位置 1 即开关合上，振荡器信号允许通过， 然后分两路传输， 一路直接过去， 另一路经过 PLL 锁相环模块。 一般不能直接使用 OSCCLK 信号， 该信号的频率是由石英晶体产生， 频率不够高， 需要进入锁相环倍频和分频后才能使用， 所以要使能 PLL 锁相环， 即对寄存器 PLLSTS（PLLOFF） 位控制。 使能后通过寄存器 PLLCTR 来设置倍频数， 倍频值最大可设置为 10， 通常我们就设置倍频数为10， 这样通过 PLL 后的时钟信 号 VCOCLK 即为 300MHZ。 因为 F28335 芯片最高工作频率是 150MHZ， 所以此时还不能直接 CPU 内核使用， 还需要对其分频处理， 可通过寄存器 PLLSTS（DIVSEL）
位来设置分频系数， 为了使 CPU 工作在最高频率下， 通常设置分频系数为 2， 即最终时钟信号 CLKIN 为 150MHZ 供给 CPU。