Modelsim是一款仿真软件，可对VHDL 和Verilog HDL两种语言进行混合仿真。
前仿真：功能仿真，不考虑门电路延时与线延时，主要是验证电路与理想情况是否一致。
后仿真： 时序仿真（布线后仿真），电路在实际应用中的工作仿真，考虑门电路延时与线延时，能反映芯片的实际工作情况。
1、关联Quartus II 和Modelsim 软件
打开Quartus II 软件
关联modlesim软件
配置工程仿真软件
现在Quartus II 和Modelsim 软件已经关联在一起了。
2、生成vt文件（Verilog test bench）
3、编写vt文件
生成后的vt文件：
修改后
4、配置仿真功能
接下来就可以仿真了
5、开始仿真
这里我选择功能仿真，modelsim软件会自动打开进入这个界面
这里我选择时序仿真，modelsim软件会自动打开进入这个界面
