FPGA/数字IC秋招笔试面试002——FPGA设计的面积优化和速度优化(2022届)【FPGA探索者】【2021秋招】

【转载注明出处:FPGA探索者/DengFengLai123】https://blog.csdn.net/DengFengLai123/article/details/114394859

(2021乐鑫科技,多选)以下方法哪些是进行 面积优化( )。
A: 串行化
B: 资源共享
C: 流水线设计
D: 寄存器配平
E: 逻辑优化
F: 关键路径优化

答案:ABE
解析:

速度优化,提高运行速度

(1)流水线设计(也是属于关键路径的优化,在关键路径的组合逻辑中插入寄存器);

(2)寄存器配平(重定时)

(3)关键路径优化(减少关键路径上的组合逻辑延时);

(4)消除代码优先级(if_else嵌套、case);

(5)并行化(加法树、乘法树,消除符号运算的优先级);

FPGA时序分析之关键路径(Critical Path)【华为静态时序分析资料】【笔试面试】


面积优化,提高资源利用率以降低功耗要求

(1)串行化;

(2)资源共享;

(3)逻辑优化;


FPGA、数字IC系列(1)——乐鑫科技2021数字IC提前批笔试(上)

FPGA、数字IC系列(1)——乐鑫科技2021数字IC提前批笔试(下)

在这里插入图片描述

猜你喜欢

转载自blog.csdn.net/DengFengLai123/article/details/114394859