拷贝了一外FPGA的工程，运行时发现下面这个错误报告：
Error (262006): File "stp1.stp" is not a valid Signal Tap File -- ignoring
查了一下，没有这个stp1.stp文件，估计是删除了。但是项目设置中又没有删除掉编译链接，所以链接时找不到，报错了。
最好的办法就是你自己创建一个signal tap文件，随便取什么名字，关联到项目，项目会自动替换掉原来的那个不存在的名称，OK。
但是，SIGNALTAP毕竟占资源，如果只是想删除这个麻烦该怎么办呢？试了一下各个设置选项，貌似在设置中无法彻底清除掉这个麻烦（奇怪???），
只好采用笨办法，打开工程项目文件*.qsf文件，找到这个stp1.stp文件名所在的地方，直接删除掉，
set_global_assignment -name ENABLE_SIGNALTAP OFF <------------------删除这一行：作者显然已经关闭了SIGNAL TAP; 但没清理stp1.stp。
set_global_assignment -name USE_SIGNALTAP_FILE stp1.stp <------------------ 删除这一行，
set_global_assignment -name EDA_TEST_BENCH_ENABLE_STATUS TEST_BENCH_MODE -section_id eda_simulation
OK，问题解决，不再报错了。但新的问题来了，运行MODELSIM时会出现，
Error (138003): Can't write incremental compilation assignments. Quartus Prime Settings File xxx.qsf is unwritable.
解决办法是 关闭modelsim，重新运行tools-> Run Simulation Tool->Rtl Simulation。
只好感叹一下，算不上解决方案，仅仅是暂时没有问题了。