1.データの準備。データの後端面でシリコンアンサンブルCDN設計のために工場標準セル鋳造によって提供される必要がある、マクロセルおよびI / Oパッド・ライブラリ・ファイル、LEF、LIBERTYタイミングライブラリとライブラリネットリストネットリストを含む物理的ライブラリー、 .lef、.tlfと.Vの形で与えられています。チップ設計集積ゲート・レベルのネットリスト、SDC生成されたネットリスト、およびクロックタイミング制約定義されたスクリプトファイルとファイルを得.gcf制約及び電源パッドDEF（設計交換フォーマット）ファイルの定義を有するの前端後。（アストロシノプシスの観点から、統合されたゲートレベルのネットリストを生成した後、SDCタイミング制約ファイルには、マクロを提供するために、鋳造プラント標準ユニット定義ファイルパッド--tdf、.tfファイル--technologyファイルと同じですユニットとI / Oパッドライブラリファイル与えられる（Milkway参照ライブラリとDB、LIBファイル）とFRAM、細胞ビュー、LMビューの形態
2.レイアウト、主にスタンダードセルのレイアウト、I / Oパッドとマクロセル。 I / Oパッド位置予め与えられ、マクロセルは、標準セルがツールによって自動的に特定の領域に配置されている与えられた、配置タイミング要件に従って実行される。レイアウト計画、チップのサイズ、コア領域、行の後フォーム、電源とグランドがリングストリップダウン決定され、必要に応じて、スタンダードセルとマクロセルの自動配置した後、あなたが最初のPNA（ネットワークパワー分析）を行うことができます- .. IRドロップとEM
3.設置-自動車標準レイアウト計画後のセル配置、位置マクロセル、I / Oパッドとスタンダードセル配置領域は、SE（シリコン・アンサンブル）DEFファイルによってPC（物理コンパイラ）に転送される情報を確認されている、PC 自動スタンダードセル配置、およびタイミングチェックとセル配置最適化のための.DB包括ファイルによって与えられたネットリストとタイミング制約情報を取得するためによると。あなたがPC +アストロを使用している場合
次に利用可能write_milkway、read_milkway転送データ。
4.ときにクロックツリー（CTSクロックツリー合成）。チップクロックネットワークは、タイミング回路手段の全てを駆動するために、クロック・ソース、ゲートテープキャリアユニット数、負荷及び遅延大きなアンバランス、およびロードバランシングバッファ挿入遅延を低減します。そして、クロックはクロックツリーを構成するネットワーク上のバッファ。彼らは理想的なクロックツリーを作ることができる前に、一般的に数回繰り返します。クロック・スキュー---。
STAの静的タイミング解析とシミュレーションした後、5。クロックツリーが挿入された後、ツールは、遅延パラメータの抽出は、より正確である場合には、グローバルルート寄生接続の形態で行うことができ、ダウン各ユニットの位置を決定します。SEとの.sdf .Vファイルは、プライムタイムの静的タイミング解析を行うために渡されます。何のタイミング違反は、これら2つのファイルがシミュレーションを行うには、フロントエンドのスタッフに渡されていないことを確認した後。アストロため、starRC XTパラメータで抽出詳細配線の後、結果として得られるファイルは、プライムタイムの静的タイミング解析を行うEVとの.sdfに渡され、それがより正確であろう。
6. ECO（設計変更注文）。静的タイミング解析、シミュレーションに現れる問題、回路レイアウト、および小さな変更手段のため。
7.挿入フィラー（パッドfliier、細胞フィラー）。充填剤は、主に、標準セルと標準セル間のI / OパッドとI / Oパッドとの間のギャップを埋めるために使用される、標準セルライブラリおよび独立した論理フィラーで定義されたI / Oパッドライブラリを指し拡散層は、設計要件を満たすために、接続されており、DRCルール。
8.配線（ルーティング）。グローバルroute--トラック割り当て--detailルーティング-ルーティング最適化プロセスケーブルは、回路に応じて、信頼性の高いパフォーマンスの制約条件をメッシュルール及び配線層、線幅、線間隔及び各絶縁電線の下限の制約を満たすことを意味します駆動タイミング（タイミングドリブン）条件で行われる各ユニットとそれに接続されたI / Oパッド配線の接続関係は、クリティカルタイミングパス上の配線長を最小限に抑えることができることを確実にします。クリアレポート--Timing
9.ダミーメタル増加。金属層のチップの製造プロセスにおけるエッチング段階を防止するために、特定の値は、エッチングされるよりも金属濃度が少ない過度接続回路の性能が低下しないように、鋳物工場は、金属の所定の密度を有します。ダミー金属は、金属の密度を高めるために添加されます。
10. DRCとLVS。DRCは、グラフィックス層デザインルールチェック（間隔、幅）の物理的なチップレイアウトであり、それはまた、正確なフローシートを確実にするために、アンテナ効果のチェックを含みます。LVSは、メインレイアウトネットリストであり、回路レイアウトと実際のニーズのうちの一貫したフローシートを確実にするための回路とを比較します。.Astroも含まLVS DRCとLVSチェック--EDAツールSynopsyヘラクレス/メンター口径/ CDNドラキュラは、コマンドDRCを確認/行った。
11.テープOUT。全てのパスの検査と検証のマスクを製造するための最終レイアウトGDSⅡ鋳造プラントにケースファイルに正しいです。
https://www.cnblogs.com/zeushuang/archive/2012/08/09/2630375.html
