PCB設計のためのルーティングアルゴリズムに関する研究
章1
入門
章主プリント回路基板（PCB）アルゴリズム設計のルーティング、及び提示PCBレイアウトに関連する3つの主要な問題。このセクションでは、パッケージとPCB再配線層（RDL）のアーキテクチャと構成の概要で始まり、そして本明細書中に次の3つの一般的な配線基板における問題、および提案。
1.1 PCBとフリップチップの概要
PCBは、電子部品を接続するトレース、パッド、および他の機能を提供することができるガラス繊維、エポキシ樹脂、又は他の材料で作られたプレートです。これは、ほぼすべての電子製品に使用され、非常に重要な役割を果たしています。集積回路技術の急速な発展のために、最近のPCB設計、PCBの複雑で。PCBレイアウトは非常にエラーが発生しやすいと時間がかかるように、このような高いピン密度[1]。そのため、最近の研究では、様々なPCBレイアウトの問題に焦点を当てています。正確にPCBレイアウトの問題を理解するためにこのセクションでは、PCBのいくつかの基本的な知識から始まります。
PCB構造
近代的なPCB設計において、それは通常、マルチチップモジュール（MCM）、メモリ、およびI / Oモジュールとして、複数の成分を含有する[2]。これらの成分は、密なアレイが基板上に実装ピンのセットとして、図1.1に示します。線分で接続するピンのアレイは交差しません。
回路基板、PCBの層の数、3つのタイプがあります。図1.2に示すように、両面および多層片面
単一パネル
1枚のボード上に、片面のみに配線濃度は、図1.2（a）は、図1に示します。配線設計は、厳密に限定されるもので、多くのため、例えば、行は各プレートを横切ることができず、配線基板の一方の面は、このように通常失敗します。また、配線にピンの近代的な高密度配線設計単一ますます困難両面。そのため、回路基板のこの初期型を使用した回路のみ。
二重パネル
図1.2（b）に示すように、異なる単一のパネルとは、パネルは、両側の二重線を有しています。これは、異なる層の導体は、ビアによって接続され、2層基板です。これらは、通常、スルーホールビア、金属被覆されたそのように呼ばれます。両面配線基板の大面積、及び配線導体に起因は、貫通孔無関係にすることができ、したがって、両面回路基板は、限られたリソースなどの問題をルーティングする、クロスワイヤを解決するための片面回路基板であってもよいです。これは、一般的に、より複雑な回路に使用されています。
多層は、
図1.2（c）に示すように、多層、利用可能な面積を増加させるために、より単板または二重パネルを使用します。全ての外側及び内側層は、ルーティングのために使用することができます。同一の両面、多層基板の異なる層に導体を接続するビアを使用。現在のアプリケーションでは、最も一般的なPCBは4-10層を有します。多層アセンブリとより高いピン密度を可能にします。
近年では、典型的には、ピンアレイ間及び異なる内部構成要素[2]のピンと厳格なデザインルールの数の増加に起因し、ルーティングリソースがコンポーネントに制限されています。したがって、多層PCB基板が広く用いられています。本論文では、PCBレイアウト設計上の我々の研究はまた、複数の層を必要とします。
フリップチップ構造
PCB製造において、アセンブリ基板に実装されるべきです。短いワイヤ接続による、より高い回路性能を生成することができ、パッケージング技術があり、チップは、[3]他の導体コネクタにプレートに直接取り付けることができます。ワイヤボンディング（ワイヤボンディング）、接着テープ（テープ自動ボンディング）、フリップチップ（フリップチップ）：この技術は、三つのモードを含む、裸のチップ・パッケージと呼ばれます。
ボンディングワイヤ
のワイヤボンディング装置は、図では、そのように相互接続中に基板の製造方法である。（）は、図1に示す1.3。これは、電気回路基板に接続されているPCB間の主要な技術的なパッケージアセンブリです。ワイヤボンディングでは、チップは、[4]に外部導体を相互接続するためのリードアセンブリ、立設されています。ボンディングプロセスが速いワイヤボンディング、優れた電気的特性および化学的特性は、柔軟かつ費用対効果の高い相互接続技術であると考えられます。ほとんどのパッケージには、この技術を用いてPCBです。
テープボンディング
（TAB）がエッチングされた銅を使用することによって得られるPCB、図中のチップに直接入れビーム1.3（B）に示します。一のビームエッチング銅リード導体の端、他端主導PCB [5]。TABは、ワイヤボンディングに代わるものとして作成され、広くディスプレイドライバ回路で使用されてきました。TABは少なく、低コストに形成するような小さなパッドのようないくつかの利点を有しています。また、伝熱、高周波実行を改善し、PCBのより少ない面積を必要とする[6]。
フリップチップ
フリップチップ方式は、外側導体配線利用に緩衝部材です。フリップチップ構造の活性面は、図1.3に示す©、及びチップは、基板上に、[7]に装着されています。凸凹凸がボールチップパッドの上に配置されます。ボードにマッチするように、フリップチップパッドは、接続のために整列されています。
周辺I / Oフリップチップ面積及びI / Oフリップチップ、図1.4 [8]：フリップチップ構造は、2つのタイプに分けることができます。周辺I / Oフリップチップでは、I / Oパッドは、ダイの境界に沿って配置されており、I / Oパッドは、境界内にボールにルーティングされるべきです。フリップチップのI / O領域に、I / Oパッドは、フリップチップパッケージの全体の領域に配置されています。それはより広く使用されているように、周辺I / Oフリップチップに比べて、I / Oフリップチップの面積は、短い線の長さと小さいパッケージサイズを生成することができます。
高いI / O密度、より高いスループット、より良好な熱放散、相互接続短く、小さいフットプリント、より小さなフォームファクタ：従来のパッケージング技術に比べて、フリップチップは、多くの利点を有していますように。これらの利点は、近代的なフリップチップ技術は、最も魅力的なデザインのPCB [9]の一つとなっています。
再配線層
フリップチップ技術ている間は広くPCB設計で使用されてきたが、時々 I / Oパッドの位置は、バンプボールにうまくマッピングすることはできません[10]。図1.5に示される結果は、I / Oパッドは、I / Oパッドの位置を変えずに、ボスに金属I / Oパッド再分配用のRDLをバンプボールを再配布するためのRDL上の罰則。I / Oパッドに接続するためのRDLの凹凸ボール。従来技術によるRDLでは、ワイヤは、ライン配線90度または45度であってもよいです。
I / Oパッドは、より高い密度、柔軟性及び低コストを提供し、回路性能ペナルティ凸面を改善するために再分配することができます。さらに、特定の用途では、変換の効果的かつ効率的な電力及び接地コンタクトオフチップ接続方式です。スケールにボード・レベル・チップ・スケール。
近年、増加した質量のフリップチップパッケージのI / Oパッドに、RDLは、単一の配線を完了するのに十分ではないかもしれません。さらに、配線は、RDLでワイヤの単一のより長い長さに引き出されてもよいです。このように、いくつかの研究ではI / Oパッドとバンパー複数のボールとの間の接続[12]のためのRDLを検討しています。この記事では、我々は、単一および複数のRDL RDL研究フリップチップ設計を参照してください。
1.2典型的なルーティングの問題
は、我々はPCB上で、このセクションの基本原理に基づいて、PCBレイアウトの問題について説明します。現代のPCBは、一般的にいくつかのチップ・パッケージを含み、パッケージは、我々はないクロス目的は、ネットワークケーブル[1]を生成することで行い、ピンのアレイです。エスケープ配線、川、および配線RDL：これは3つの典型的なPCB配線の問題について説明します。
配線エスケープ
エスケープ配線は内ピンアレイアセンブリとの間の配線の問題です。図1.6に示すように、ピンのエスケープシーケンスを支援するため、ピンのような内部ルーティング境界のピンからピンのアレイです。
主なタスクは、それが通常支配するので、ピンのグループをエスケープするためにできるだけエスケープ配線層を使用することです。また、時にはそれが、その後の配線川のために、二つの成分の境界ピンを一致させるために提供されるべきです。三つの問題の主な種類がありルートをエスケープ：順不同エスケープ配線、及び配線順序付けエスケープエスケープPCBで使用されている配線[1]は、ルーティングながらはなく、本明細書では論じません。
リバー配線
エスケープ配線に対して、図1.7に示されている長さを有する境界限界を逃れアセンブリピンに接続された2つの以上の成分間の配線川の問題をルーティングします。一般的に、障害物が川での問題を認識しています。
主なタスクは、配線平面生成トポロジーの脱出を維持するために、ピンの制約内リバー配線長をリンクすることです。-配線長等の最大配線長最小：2つの典型的な配線リバーカテゴリがあります。最小-最大の行の長さは、各ラインの長さが所定の最小値と最大長さを満たさなければなりません。目的配線長が同じ長さを有するワイヤを製造することです。
最近PCB設計では、高集積化するので、信号伝搬遅延又はスキューが回路性能の重要な要素となっています。我々は、ワイヤの長さを調整することにより、信号伝播遅延を制御することができます。ルーティング領域が十分に大きい場合、制御ネットワークケーブルの長さは困難です。しかしながら、ルーティング領域は通常制限され、ネットワークの複数の密集エリアにおいて考慮されるべきです。そのため、どのように複数のネットワーク回線が長い非常に困難な問題となってバランスをとります。また、配線の問題川は、通常、典型的に開始し、ターゲットピン障害をピン部材の位置に固定され、。このように、多層配線を順不同ピンのために使用され、実際の問題は、任意の順序でこれらのピン及びその配線層を割り当てる方法です。
配線RDL
はさらに、フリップチップの特別な構造として、配線RDLはまた、多くの場合、PCB設計で説明されています。なお、凸球面の線路長を最小にすることによってI / Oパッドに接続されています。二つの主要なRDLルーティングの問題があります。一つの問題は、いずれかの配線の前にボールの凹凸に任意のI / Oパッドに割り当てられていないことを無料配布配線の問題、です。もう一つの問題は、事前に割り当てられたルートの問題です。この問題では、事前定義されたI / Oパッド間の配線接続へとボールをバンプ。予め割り当てられた接続を有しているので、はるかに難しい事前割り当てルーティング問題のない分布と比べてより多くの制約をルーティングします。
RDLは、フリップチップ分配領域の前の問題を配線するため、一般的に半田バンプにI / Oパッドを割り当て、バスの長さを最小化する方法に焦点を当てました。最近、従来の2D ICの配線が解決して、それが困難であるので、いくつかの問題は、高性能回路用3D ICあまり良くなってきました。これにより、2Dおよび3D IC RDL配線問題におけるI / Oパッドの割り当てに対処する必要があり、回路全体の性能を向上させます。
1.3研究プログラム
PCBを目指して、これらの異なる問題を解決するためのアルゴリズムをルーティングのシリーズを設計します。この記事では以下の3点が含まれています。
最初は、無秩序層配線と同じ長さの結果を得るピン割り当てするために、ルーティングアルゴリズムは、PCB設計の領域を識別することができるが提案されています。層を分配する時、層はピン最長共通サブシーケンス（LCS）アルゴリズムの開始と宛先セット間のピンを使用して決定されます。ルーティングプロセスでは、ピンは、配列中継ルーティングトポロジ条件を満たさない場合、必要が仮想境界を設定します。基本的なラインマルチネットワークは、単一のフロー・プロセスによって生成されます。さらに、行の長さを調整するRフリップフロッ及びC-フリップ技術を使用してアカウントに対象領域と配線長の要件係数を取ります。提案されたルーティング・アルゴリズムは、妥当な時間とより少ないCPU最悪誤配線長のより良好なバランスを有する長いワイヤを得ました。
第二に、バス、新しいI / Oパッド割り当ての最小の長さとRDL、エリアI / Oフリップチップ設計に基づいて非マンハッタンルーティングアルゴリズムを注文します。I / Oパッドとバンプ間のマンハッタン距離によってボールは、ソート、および修正は、初期割り当てを決定するために、事前に割り当てられてもよいです。これらは、行の長さを短くするために実施し、初期配分を改善するために、交差ペアごと交換手順をオーバーラップの3種類のリリースを避けました。為替順序は減少配分に従ってボールのI / Oパッドとバンプ間のマンハッタン距離です。配線長を短くするために、ワイヤは、ワイヤセグメントI / Oパッドとバンプボールを接続する非マンハッタンRDL 90と45度を有します。加えて、いくつかは非ルーティングおよび再ルーティング接続が切断されなければなりません。提案されたアプローチが効果的にバスの長さを短縮することができます。かかわらず、パッケージの大きさと位置のI / Oパッド、配線容量を向上させることができます。
最後に、ソート方法上記と同様のI / Oパッド割当方法及び配線RDL 3D IC設計に適用されます。同様に、我々は2つのRDLstoとマイクロバンプ、I / Oパッドに割り当てられた同じ数の間のマンハッタン距離によってソート。短く配線長にするために、配線間のペアワイズ交換を考慮して二つの単層をRDLで行ったケーブル接続修飾。最後に、いくつかの接続は、配線や再配線を引き裂かれていません。この方法はまた、それによってCPU時間を短縮、より短い長さにバスをルーティング得る3D ICのために使用することができます。
要約すると、提案されたルーティングアルゴリズムの使用は、より良好な線として長い配線やケーブル接続の問題が他にフリップチップピン障害PCB設計、最適化の数を、RDLような問題を解決することができます長いバランス、小さい最悪の長さの誤差とそれらを使用すると、バスの短い長さを実現することができます。
1.4論文の組織
この記事の残りの部分は次のように編成されています。
第2章では、レビューPCBルーティングの基本を。まず、それは問題でシグナリングネットワークの四種類を説明しています。その後、我々は2つの基本的な方法とアルゴリズムの代表的な配線を議論します。
第3章では、分配層及びセンシング領域限り不規則PCBピンの配線設計方法を記載しています。アルゴリズムを用いることにより、得ることができ、より良いバランスラインの長さ以下最悪悪い経路の長さ。
第4章では、選別に基づくルーティングI / Oパッド割当て及び非RDLマンハッタン配線方法、エリアI / Oフリップチップ設計を記載している。提案された方法は、合理的な短径のCPU時間内に得ることができます。
I / Oパッド割り当てに第4章のソート方法に基づいて、第5章及びルーティング方法は、RDL 3D ICに印加されます。他の設計手法と比較することにより、さらにワイヤーの全長を減少させることができます。
本論文の第VI章はまとめと今後の作業を検討しています。
