Q：
DUの教師は、私はVHDLのverilogに基づいザイリンクスのプラットフォームを書き換えるための時間とコスタスループを行うが、どのように収束しない、捜査は長期にわたって問題を見つけられませんでしたし、今のプロジェクトファイルは、私は本当に、私はチェックの助けに時間を割いてトラブルあなたを作っ一緒にパッケージされていますその理由が見つかりません。
A：
こんにちは。デジタルフィルタ、同期通信は、モデム3冊の本はコスタスループの一例です。この本の存在Altlera / Verilogのバージョン。CXD301開発ボードプログラムのプログラムVHDL / Verilogのバージョン、オプションの学習ウェブサイトの一部を提供しながら、データをサポートします。
限られた時間とエネルギーの理由は、私は皆のためのコード上の問題を探して多くの時間を持っていますが、ご理解くださいません。
祝愉快！
DUヨンジュン。
