Q：
DUの教師こんにちは、私は聞いていくつかの質問アダプティブイコライザ出会いのトラブルますもう一度、あなたのデジタルフィルタのMATLABおよびFPGAの実装を見て（アルテラ/ Verilogの）バージョン7.4の実装に申し訳ありません。
1、シグナル配列およびバランスの直接の結果を乗算した係数から送信され、その後一定のフィルタ係数を維持するために必要に応じてトレーニングシーケンスを受信した後、受信機における等化器、および？しかし、私はあなたのMATLABシミュレーションの一部を見たときに、調整係数で全体のトレーニングシーケンスおよびシグナル配列の間に、実際のアプリケーション・プロセスが唯一の私たちのトレーニングシーケンス受信機を知ることができ、シグナル配列が事前に知られていない、私たちは、所望の信号を知ることができません
2、全体のバランスモードは、トレーニングシーケンスを加えたトレーニングシーケンスをフィルタリング情報データのいくつかの部分は、調整係数後変わらないかどうか？先に進む前に、トレーニングとデータの下の期間を受信？
教師は、生徒の疑問をありがとう！
A：あなたの理解は正しいです。チャネルの特性を短時間で変化していないことを条件とします。
祝愉快！
DUヨンジュン
