1、ARM内部レジスタ：CPU内部の設計
（1）特徴：高速を
（2）数量：37の全
6つのステータス・レジスタ。
31汎用レジスタ（R0-R12）
R13（SP）：異なるモードでスタックポインタ、スタック領域は同じではありません
R14（LR）：リンクレジスタ（店舗ブレークポイント）、自動的にハードウェア
R15（PC）：プログラムポインタ、位置命令フェッチ
FIQモードでは異なる他のモードとは独立しています
R16 PSR - CPSR（現在のステータスレジスタ）
SPSR：プログラムステータスレジスタ
条件状態（NZCV）予約語I F Tはモード（M4-M0）のビット
SFR（特殊機能レジスタ）特殊機能レジスタ
IOポート周辺部に属する/レジスタは、ARMを有する統一レジスタアドレッシング・モードを使用することです
ハードウェアを制御するためのソフトウェアプログラムを使用して、ハードウェアが実際にレジスタを読み書きするようにプログラムされています
2、ARMの例外処理
（1）異常モード
異常の種類：
リセット：リセット
未定義命令：未定義
SWI：ソフト割り込み
知事/オフ
データ/アボート
予約
IRQ：割り込み
FIQ：高速ブレーク
プロセッサモード：1つの、各異常に対応するモードではなく1つの関係
（2）プロセスARM例外処理：
次の操作を完了するために、ハードウェアの例外を入力します。
（1）ブレークポイント：LRは、内側に置きます
SPSRに値（2）CPSR
モードビット（3）CPSRを変更します
割り込みベクタへ（4）PC（例外ベクタ）
ソフトウェアは、次のアクションを実行します。
（1）割り込みバルク転送、2つの割込み（ハードウェアによって行われ、無マニュアルコード）
（2）サイトを保護
（3）割り込みサービスルーチン
（4）リカバリサイト（PCに割り当てられたLR、戻り値SPSR CPSR）
3、割り込みベクタテーブル
