FPGAギガビット・イーサネットのデバッグ()_RGMII

        最近RGMIIを通じてK7ギガビットネットワーク機能を使用するプロジェクトを受け取りました。vivado IP有するコアSGMIIで、RGMIIインターフェースは、GMIIおよびRGMIIコンバータ(GMIIとのZynqシリーズはRGMII IPコアを回す)記述する必要があります。K7はIDDRとODDRプリミティブはそれぞれ、RGMIIにGMII GMIIにRGMIIを達成し、変換することができました。そして、UDPのデータは、解析されたデータを達成するために。データ送受信の効率を改善するための一FIFOによって各送受信UDPインタフェースは、バッファ。PHYチップは88E1512を使用しています。ギガビットネットワークをブロック図として示します。

RGMIIインタフェースはじめに

RGMIIインタフェース:

RGMII即ち減少GMII、RGMIIは(COL / CRSポート状態表示信号、ここでは図示せず)24から14までの数を減らすためにインターフェイス信号ラインの簡略化したバージョンであり、クロック周波数は依然として125MHzの、からのTX / RXデータ幅8は、伝送速度不変1000Mbpsのを維持するために、4つに変更され、RGMII、クロックの立ち上がりエッジと立ち下がりエッジでデータインターフェイスをサンプリング。/ RXD [7:4]:基準クロックTXD [4〜7]の立ち下がりエッジで、送信GMIIインタフェース:基準クロックの立ち上がりエッジ/ RXD [0-3]に[3:0] GMIIインタフェースはTXDを送信します。RGMIも互換性の10Mbpsと100Mbpsの2つのレート、それぞれの25MHzと2.5MHzのの、基準クロックレート。

RXD(データ受信)[3:0] 、4本の信号線の合計をデータ信号を受信します  

おすすめ

転載: blog.csdn.net/baidu_25816669/article/details/104359880