デジタル論理回路の周波数は、到達または45MHzのを超えている場合〜50MHZ、全体電子システムの周波数に対する回路の動作は、（例えば1/3の場合）一定量を占めている、通常の高周波回路と呼びます。高周波回路の設計は、配線の全体的な設計に重要である非常に複雑な設計、です！
[第1]多層配線
多くの場合、高集積周波数回路、高い配線密度、必要な多層配線の使用の両方、干渉を低減することも有効な手段。PCBレイアウトの段階では、PCBのサイズの層の特定の数の合理的な選択は、十分に良好地面に近いを達成するために、設けられており、効果的に大きいが、寄生インダクタンスを低減し、信号伝送の長さを短くされた中間層によって遮蔽することができます信号クロストーク等の振幅を小さく、高周波回路の信頼性に有益であるすべてが。データが表示され、その時に20デシベルよりも材料、両面4層基板の低ノイズの同じ種類。しかし、問題もある、高い半分のPCB層、より複雑な製造プロセス、高もPCBの層の適切な数を選択することに加えて、PCBレイアウトの間に私たちを必要とするユニット、必要性のためのコスト正しい配線ルールで設計を完了するために合理的なコンポーネントのレイアウトのプランニングと。
[]の可能な高速電子デバイスとしてリードピン間の第二の尺度は折り曲げられ
たリード線は、行全体が回転する必要が高周波回路を用いることが好ましく、45度線または円弧を変えることができ、これは、低周波回路を必要としますこの要件を満たすために、銅箔の接合強度、及び高周波回路を増加させるが、外部の高周波信号との間の結合と相互に伝送を低減することができるためのみ。
[]の可能な高周波回路のデバイスと短いリード端子との間の第3小節
の放射強度と信号が、信号線の配線長に比例し、高周波信号リード長く、それが結合されている簡単には、それを閉じますアップ成分は、そのようなクロック、水晶、DDRデータ、LVDSケーブル、USBケーブル、HDMIケーブル、およびその他の高周波信号線に必要とされるように、信号は、できるだけ短いトレース。
] [第4のリード層との間にできるだけ高周波回路デバイスのピンとの間にストロークを交互にされる
「交互良好層間リード」と呼ばれ、可能な接続ビア（VIA）の間に使用される要素を指し。側面によれば、スルーホールビアの数が大幅に速度を増加させ、データの破損の可能性を低減することができる低減は0.5pFの分布容量をもたらすことができます。
[注]第5信号線は平行線が導入された「クロストーク」を閉じストローク
高周波信号線の配線が近い平行線が結合手段との間の「クロストーク」クロストーク現象を直接信号線に接続されていない導入されことに留意されたいです。電磁波の形態で伝送線路に沿って伝送される高周波信号ので、信号線がアンテナとして機能し、電磁エネルギーは、伝送線、電磁界によって生成された信号間の相互結合に起因する望ましくないノイズ信号の周囲に送信されますクロストーク（クロストーク）と呼ばれます。層PCBボードのピッチパラメータ、信号線、端を駆動し、受信端クロストーク信号と回線終端方法の電気的特性に影響を与えます。このため、配線はできるだけ多くを行うために必要な場合、クロストーク高周波信号を低減するために、次の
配線スペースを可能にする条件下で、可能な2本の線の間の接地面または接地より重度のクロストークを挿入アイソレーションの役割を果たしており、クロストークを低減。信号線自体を囲む空間は、電磁界が変化している場合、信号線大きいと平行に配置された平行分布は、有意に逆側への干渉を低減することができる場合に回避することができない「接地」。
構内配線スペース許可、パラレル信号線路の長さを減少させる、キーへのクロックラインと平行に隣接する信号線間の間隔を増加させるのではなく、垂直信号線を試みます。同じ層にほぼ不可避平行線であれば、2つの隣接する層の方向が、位置合わせは互いに直交でなければなりません。
デジタル回路において、クロック信号は、典型的には、高速変動信号のエッジ、外部の大クロストークです。したがって、設計では、クロック線及び接地線へ適切には、これによりクロストークを低減、分布容量を低減するために複数のボンドワイヤ穴を囲みます。高周波数のクロック信号は、低電圧差動クロック信号とパケットモードを利用するために、パケットがパンクチャーの整合性に注意を払う必要があります。
アイドル入力端子（電源は、高周波信号回路である）に懸濁、それは接地または電源でない懸濁ラインは送信アンテナに相当する可能性があるので、グランド放出を抑制することができます。練習は、クロストークの排除は時々このアプローチですぐに有効であることが証明されています。
[VI]電源ピンストローク集積回路は、キャパシタデカップリング高周波増加
デカップリングコンデンサ近くの周波数によって電源ピンの各回路ブロックのを。高周波電源ピンのデカップリング・コンデンサを増加、高周波数高調波を効果的に電源ピンに干渉の形成を抑制することができます。
[第7]グランドストロークとデジタル信号かの高周波アナログ信号グランド分離
適切な場所に接続されたビーズまたは直接単離および単一ポイント相互接続を選択する場合、アナロググランド、デジタルグランド等が共通接地に接続された高周波チョークを使用します。周波数デジタルグランド信号グランド電位が、多くの場合、一定の直流電圧差の両方であり、接地は、高周波信号の非常に豊富な高調波成分としばしば高周波デジタル信号であることを、典型的には矛盾しています直接信号の地上デジタルとアナログ信号グランドに接続され、高周波数の高調波干渉信号は、接地結合を介してアナログ信号となります。このため、通常、高周波アナログ信号とデジタル信号を接地する地面が単独で行われ、適切な方法で相互接続の一点、または高周波チョークビーズ相互接続方法の位置を採用することができます。
[第8】形成されたループ配線回避する離れる
できるだけ小さくなければならないループ領域を避けることができない場合、高周波信号トレースの様々な種類のは、ループを形成しないようにしてください。
[第9トリック】良好なインピーダンス信号を保証しなければならない
インピーダンス不整合は、信号伝送時の信号伝送路で発生したときに信号を反射、反射信号が得られ、信号形成をオーバーシュートします論理閾値の近傍で変動。
反射を除去するための基本的な方法負荷インピーダンスの伝送路特性のインピーダンスが、送信信号のインピーダンス良い一致する大きな差より大きい反射は、伝送線路とできるだけ等しい負荷インピーダンス信号の特性インピーダンスをすべきです。また、それ以外の場合は、伝送線路セグメント間に表示に反映されます、PCB上の伝送ラインが各連続ポイントの伝送ラインのインピーダンスを維持しようと、突然変異やコーナーを表示されないことに注意してください。この高速PCBレイアウトを行う必要があり、配線は、次の規則を遵守しなければなりません：
USBの配線ルールを。要件USB信号差動トレース、6ミルから10ミルの幅、行間隔6ミル、グランド及び信号線。
HDMIルーティングルール。これは、2つのHDMI差動信号の各々のピッチが20ミルを超えると、HDMI信号の差動トレース、10ミルの幅、行間隔6ミルを必要とします。
LVDS配線ルール。LVDS差動信号トレース、7mil幅、行間隔6ミル、差動信号HDMI 100オーム±15％のインピーダンスを制御する目的
DDRルーティングルール。スルーホールDDR1要求信号トレースは、信号線幅、ラインと等距離線は、トレースは、高周波数データを行くために必要な高速デバイスのDDR2に信号間のクロストークを低減し、より多くのために、2Wの原則を満たしていなければならないことはできません等しい長さのインピーダンス整合信号ことを確実にします。
] [Xトリック保持信号伝送の完全性は、
分割アースに起因する「グラウンドバウンス現象」を防止するために、信号伝送の完全性を維持します。
PCB校正や低ボリュームのニーズ、あなたは私のQ676690090アドバイスを追加することができます！！！
PCB校正や低ボリュームのニーズ、あなたは私のQ676690090アドバイスを追加することができます！！！
PCB校正や低ボリュームのニーズ、あなたは私のQ676690090アドバイスを追加することができます！！！