再現
SRAMは動作します：
スタティックメモリ装置において、6つのトランジスタの一方は、メモリと呼ぶ：図に示すように、記憶素子
N1およびN2は、それぞれ、フリップフロップ、P1、およびP2を構成し、負荷抵抗Q1およびQ2として。N1 OFF状態N2がオンと呼ばれたときに、「」逆の状態を「0」と呼ばれています
読み出すときに、2つのスイッチが元の寄託の読み出し/書き込みライン出力から、オンにされるように、選択線は、ハイレベルに設定されています。
書き込み時に、読み出し/書き込み線は、対応するレベルになるように、データが書き込まれている（例えば、「1」を書き込み、読み出し/書き込み線「1」が高く、読み出し/書き込み線「0」が低い）、次いで選択ラインが高い次に、フリップフロップが対応する状態に設定されている、（「1」を書き込み、すなわちN1 N2がオフされた「1」の状態に設定されます）。明らかに、メモリに格納されたメタ情報であるか「1」か「0」、N1、N2、 P1 及びP2,4のみ2つのMOSトランジスタが導通状態に常にあります。
DRAMの作品
およびスタティックRAMのように、ダイナミックRAMは、実質的にその行および列に多くのメモリ素子で構成されています。
（1）DRAMの3 三つの基本的なダイナミックRAMメモリ回路を右側に示すように。この回路では、読み出しと、選択線が分離されたリードデータ線を選択する行を記述し、データ線が分離されている書きます。 Q1がオンされるように、書き込み動作は、書込選択線は、「1」のとき、データは、Q1、Q2と、一定時間内にゲート容量に保持された情報を介してゲートに書き込まれます。 場合、読み出し動作リードデータ線分布容量のCDが充電されるように、読み出し選択ラインがハイアクティブである場合、共通のプリチャージトランジスタQ4によってまず、Q3が導通状態にあります。そこにあった場合「1」、Q2は、Q3を介してリードデータ線分布容量のCDをオンされ、読み取られた情報によってQ2放電が「0」であり、正反対記憶された元情報に、元の記憶された情報が「0である場合「1「の条件はQ3がオンになっているが、CD上の電圧は変化しないままであるようにQ2がオフになっているので、従って、読み出し情報がありますが」見て、このようなメモリ回路、オリジナルとは反対に記憶された情報を読み取り、センスアンプによって反転されてデータバスに送られます。
（2）単一チューブDRAM
①まず、正の書き込みパルス信号T5は、行、列ストローブ信号のアクティブハイ、T6、次いでチューブT5がオフになっているので、фバランストリガーオンされ、T0を二回転される、I / Oデータの場合ライン入力論理0レベル、チューブT1がオフされ、インバータT1、キャパシタCに格納されている場所高いCのT0で構成T3が充電されます。逆に、入力として論理1つのレベルにI / Oの入力ラインは、T1が論理ゼロレベルCに反転した後に格納されている場合、担当元Cは、それが静電容量を排気、放電回路を形成した場合にC蓄積された電荷。Cは、これらの分析の結果に格納され、入力論理信号反転メモリセル回路
同じ条件は、読み出し動作を開始し、書き込み動作、この時間T6②は、T0 2は、コンデンサC、すなわち電荷場合にオン、ゲートT0とT2、T2のドレイン出力にローレベルが予め記憶されている移送チューブた後、この順番に引き起こす可能性が低い信頼度T1がオフされ、高い次いでT1、T3は、組成物を反転回生（リフレッシュ）を達成するために、両方の読み出し動作が正しく読み出され得る、しかし、標準の電荷C T0を介して、ハイレベルを出力するので、
③リフレッシュ動作リフレッシュ動作も知られて再生運転を。「RAS-のみ有効」リフレッシュ方法、この時間を達成するため、一般的にリフレッシュ、列アドレスが列に有効なロウアドレスで選択された不活性なDRAMは、読み出し動作に格納されたバイナリ情報の行から、このすべてを達成するために操作上記を読み取る再生リードを達成しながら、読み出し動作を実現することができます。カラムアドレスが無効であるため、バイナリ情報のすべてにアクセスを読んで、外部I / Oへのデータラインに出力されません