第15章IICタイミングの基本

IICバスは、一般に、2本の信号線SCLとSDAを有します。

通常SCLとSDAは実線と駆動能力を増加させる変換レベルによってプルアップ抵抗です。

含むIICバスプロトコル:スタート信号を、信号を停止し、データ・ビットは、ビットを認めます。

図9は、一般的な通信CLK、8データビットプラスワンアクノリッジビットです。

IICは、同期通信に属し、CLK信号線が分離されています。

TSU:STA 元SDA秋、高い時間を維持するためにSCL
THD:STA 崩壊後SDA、SCLは高い時間を維持するために、
TSU:DAT 上昇SCL、SDA変わらない時間前
THD:DAT 秋のSCL、SDA変わらない時間の後
TSU:STO 上昇SDA、SCLは高い時間を維持するために前に

これは、SDAはSCLだけで低レベルのデータに変更することができます。

それにDAT:DATとTHD:あなたはTSUをテストしたいときIICバステストはタイミングをお読みください。START及びSTOP信号がマスタデバイスによって放出されるからです。

IICバステスト書き込みタイミングは、ときにすべてのタイミングは、テストする必要があります。

SCL周波数は、一般に、基準クロック乗算又は除算器に従って構成されています。

が400pFの容量性負荷の制限により、IICバス上のデバイスの数。

Cが大きすぎるRC回路の時定数τ= RCで、クロック方形波の立ち上がり時間が発生します、方形波は、このような信号品質の問題を鳴らすよう、歪みの原因となる、データ通信のエラー率の増加の原因となり、通信品質を低下させるので。

 

おすすめ

転載: blog.csdn.net/weixin_42143745/article/details/90742922