课程背景武漢科学技術埋め込まれたコース（www.embedhq.org）。FPGA技術開発の30年後には、今、様々な分野に応用されてきた、そして徐々に、より多くの最先端技術を用いたシステムレベルのソリューションとなってきています。従事したり、設計の方法と手段を理解し、習得するできるだけ早くFPGA設計エンジニアのFPGA技術を助けるために従事しようと、私たちはFPGA初心者のために設計し、この4日間のコースでは、FPGAの技術基盤、Verilogの言語と組み込みに焦点を当ててSOPCシステム設計ソフトコアプロセッサ。
课程目标馴染みの典型的なデバイスタイプと構成FPGA
2当FPGA設計プロセスと開発方法
3デザインマスタのVerilog言語の方法
4.マスタ状態マシンの設計方法
マスタFPGAエミュレーションおよびデバッグ方法
6当SOPCシステム設計プロセス
7。方法II NIOSマスターハードウェア設計システム
制御系設計ソフトウェアNIOS 8. II
9ハードウェアコンポーネント、ドライブ設計からマスタ設計の定義、ソフトウェアの設計及び
デバッグ埋め込みソフトコア10マスターシステム
11のマスタFPGA共通インタフェース設計アプローチ
に関連する開発ツールをマスター12
师资团队[劉]
●武漢埋め込ま上級講師、エンジニアリング、武漢大学のマスターは、武漢、組み込みシステムの開発経験の5年、3年のプロジェクト管理の経験、埋め込まれたトレーナーの経験が3年以上ではよく知られている企業向けハードウェアのプロジェクトマネージャーを務めていました。当FPGAベースのUART、VGAインターフェース回路設計、プロジェクトの設計及び開発、マスタISP信号TAPおよびその他の高度なデバッグ方法、熟練したアプリケーションNIOSIIにおけるFPGAに堪能。使い慣れたIC設計プロセス、当アプリケーションに関連EDA設計ツール、アプリケーションをマスター、テスト回路のハードウェア設計、馴染みのC51マイクロコントローラ組み込みプロセッサとARM、CPLDとFPGAのプログラマブルロジックデバイス。
専門の研究：FPGAシステム開発、C51マイクロコントローラ、ARMシステムの開発・設計、PCBの高速描画。
课程大纲
第一天学習目標
コースの初日には、学生は通常、FPGAおよびソリューションを適用するように、典型的なモデルと構造特性が深い理解を持って、学生はFPGAシステム設計の基本を理解するのに役立ちます。学生は、Verilog言語のデバッグ方法とはModelSimのの基礎を習得します。
第二天学習目標
コースVerilogの言語ベースの学習、3ステートマシンとシミュレーションを習得し、FPGAシステムの設計のための優れた基盤を築くための論理設計手法、設計手法と行動馴染みの次の日。
第三天学習目標
アーキテクチャとハードウェア設計フローソリューションを解決するFPGA EDSに着目し、出発点としてSOPCシステムの概念に当然の3日目。SOPCのハードウェアアーキテクチャの周りのソフトコアプロセッサ、アバロン・バス、および周辺コンポーネント三つの側面を導入しました。シンプルで実用的な把握EDS / XPSツールの使用方法と、基本的なハードウェア設計プロセスを通じて学生SOPCプロジェクトようにします。
第四天学習目標
四日目のカリキュラムをベースにしたソフトウェアの開発とデバッグ。学習の第四日までに、学生がソフトウェア開発プロセスNIOS IIシステムおよび関連ツールを習得する必要があり、システムは、異なるシステム要件のために構成され、選択またはソフトウェア開発のための適切なAPIインターフェイスを設計することができます。講義、マスターQSYSシステムのハードウェアとソフトウェアの協調設計の設計の最初の3日間の内容で。
詳細なコースは毎日参照してください。http://www.embedhq.org/html/jingpin/fpga/2009/0519/49.html