目次
まとめ
DC-DC BUCKはハードウェアエンジニアの仕事で非常に頻繁に使用される回路であり、ミニボードでない限りDC-DCは必ず存在すると言えます。したがって、これを理解して学習することが最優先事項であり、MOS チューブ、インダクタ、コンデンサなどの基本コンポーネントの特性と使用法に対するハードウェア エンジニアの習熟度もテストされます。
この記事では、DC-DC BUCK トポロジーを詳細に説明し、DCDC チップの実際のブロック図の各部分の原理とパラメーターの選択についてさらに説明します。論理推論は主に工学推論に基づいており、数式計算によって補足されます。実践的なデザインを学ぶ意味があります。
この記事は主に知識の記録と学習の共有を目的としており、一部の写真はインターネットからのものです。
降圧原理
次の図は、同期 BUCK のトポロジを示しています。
1. Q1がオン、Q2がオフのとき、SW端子の電圧が入力電圧VINとなり、VINがインダクタL1を充電し、インダクタ電流が増加します VIN=VL+VOUT このときのインダクタ電圧は左側がプラス、右側がマイナスです。電流の流れる方向は、図に示す青いループです。
2. Q1がオフ、Q2がオンの場合、インダクタ電流は急変できないため、下図の赤線の経路でループを形成し、負荷に電力を供給します。減少します。インダクタ電圧は左側が負、右側が正です。
ボルト秒の法則およびその他の導出に従って、同期 BUCK はより重要な公式を導き出します。
VIN*D=VOUT
簡単に言うと、デューティサイクルは入力電圧と出力電圧に直接関係しており、相対的に出力電圧が低いとデューティサイクルも低くなります。出力電圧が低いため、オープンにする必要があると理解されています。上部の MOS チューブをインダクタに接続し、再充電にかかる時間を短縮します。
（ただし、これは完全な条件下で測定された理論値です。実際の値は損失などの状況により理論値と異なる場合があります）
上図のトポロジーに従って、次の図の波形が得られます。
a. Q1 がオンになり、Q2 がオフになると、Vsw は High になり、IQ1 が増加し、IQ2 がゼロになり、インダクタ電流が増加します。
b'. Q1がオフになり、Q2がオンになり、Vswが低くなり、IQ1がゼロになり、IQ2が減少し、インダクタ電流が減少します。
c. 定常状態プロセス全体を通じて、インダクタ電流は増加と減少を続けます。
d. 上部チューブの開始時間を Ton、終了時間を Toff と呼ぶことがよくあります。2 つの合計がピリオドになります。
これは興味深いシミュレーション波形で、緑色はインダクタの左端の SW 電圧信号、赤色は出力電圧信号です。
出力コンデンサがなく負荷がある場合、SW スイッチの変化に応じて出力電圧が変動することがわかります SW が High の場合、VIN がインダクタを充電して出力電圧が上昇し、SW が Low の場合、インダクタは消費します自身のエネルギーにより出力電圧が低くなります。
DC-DCチップのブロック図
BUCK のトポロジー図は比較的単純ですが、実際の DC-DC チップのブロック図に基づいてさらに詳しく説明します。
DC-DC チップのブロック図には、2 つの MOS チューブ、インダクタ、コンデンサ、およびドライバやコントローラなどのその他の論理回路がまだ存在します。
簡単に言うと、インダクタがエネルギーを蓄え電流が急激に変化しない原理を利用し、HSドライバとLSドライバのPWM制御によりハイサイドMOSとローサイドMOSの開閉を制御して出力を調整します。関数。
機能に応じて、ロジック駆動、電力変換、負荷、電圧サンプリング、フィードバック補償に分かれています。
ブートストラップコンデンサ
説明する
CBOOTはCBSTとも呼ばれ、中国語でブートストラップコンデンサを意味します。
効果
ハイサイド MOS をオンのままにします。(この 2 つの言葉を守ることが重要です)
作業過程
1. 初期状態では、LS はオン、HS はオフ (HS の PWM 入力は Low)、SW 電圧は 0V、VCC はダイオード (赤色のパス) を介して CBST を VCC 電圧まで充電します。
2. PWM が High で HG 電圧が上昇すると、HS が導通して SW 電圧が上昇しますが、CBST と CBST の電圧差により BST の電圧も同時に上昇し、ドライバ内部で HG と BST が接続されます。 BST (青色の電流経路) の上昇に追従して HG 電圧も増加し、HG-SW 間の電圧差を HS をオンに保つのに十分な高さに維持します。
選択
最も一般的なのは 0.1uF です。
1. ブートストラップ コンデンサは小さすぎてはいけません。少なくとも、ハイサイド MOS が必要とする伝導エネルギー + リーク電流 + ハイサイド ドライバの消費電流 + ブートストラップ コンデンサ自体のリーク電流より大きくなければなりません。
2. ブートストラップ コンデンサは大きすぎてはいけません。大きすぎると、ブートストラップ コンデンサを充電するときに、このサイクル内でブートストラップ コンデンサを完全に充電できず、その結果、上限電圧が小さくなり、ハイサイド MOS がオンにならず、そして異常出力。
設計上、耐圧はチップ内の VCC 電圧（DCDC チップ内の LDO 出力電圧）を超える必要があり、一般的には 3.3V です。内部に LDO を持たず、VCC への外部アクセスを必要とするチップもあります。
出力インダクタ
DCRはインダクタの直流抵抗で、値が小さいほどインダクタの損失が少なくなります。ただし、チップによっては電流検出にインダクタのDCRを利用するものもあり、この機能があれば値は小さいほど良いです。
興味深いことに、DCR が比較的大きい場合、損失のこの部分はインダクタ温度の上昇という形で表され、インダクタのインダクタンス値が減少し、リップル電流とリップル電圧が増加します。
飽和電流は通常、インダクタンスが 30% 低下するときに対応する DC 電流を指します。
温度上昇電流とは通常、インダクタが40度発熱したときの電流値を指します。
論理的には、インダクタンスには最小値があり、リップル電流に対応できるようにするには、一定の値より大きくなければなりません。
インダクタの特性によれば、インダクタが大きいほどエネルギー蓄積容量が大きくなり、電流抑制効果が顕著になるため、リップルは小さくなりますが、動的応答は低下します。同時に、一般にインダクタが大きくなるほどサイズも大きくなり、DCRも大きくなり、インダクタの損失も増加します。
インダクタに流れる電流は交流成分と直流成分からなり、交流成分はスイッチング周波数と同じ周波数でコンデンサを通ってグランドに流れるため、応答出力リップル電圧が発生します。 ESR。
インダクタを選択するときは、インダクタの飽和や、インダクタンス値の低下による MOS およびインダクタの損傷を避けるために、飽和電流 Isat がインダクタ電流のピーク値 Ipeak より大きいことを確認してください。
ここで、rは電流リップル率で、一般的には0.3～0.5程度が選ばれます。
動作周波数
周波数を上げると1周期の時間が短くなり、リップル電流が減少します。
出力容量とリップル
これは出力コンデンサなし、負荷ありの波形図です。簡単に説明すると、電源リップルの根本原因は、MOS管のスイッチング過程でのインダクタ電流の変動であり、それが出力電圧の変動につながります。
効果：
エネルギー貯蔵、電源ノイズの除去
選択：
耐電圧、静電容量、ESRなどのパラメータ。
通常、耐電圧は 80% 下げる必要があります。
理論的には静電容量が大きいほど効果は高くなりますが、下図に示すように、同じ周波数でもコンデンサが異なればインピーダンスも異なります。コンデンサは通常、周波数範囲全体で低インピーダンスを実現するために、大容量の固体電解コンデンサと小容量のMLCCを組み合わせて混合整合されます。
他のパラメータが同じ場合、出力コンデンサの ESR が小さいほど、出力リップルは小さくなります。工学的な観点から見ると、出力にはリップル電流が存在し、ESRが大きいほどコンデンサの電圧変化が大きくなり、リップルの一部として現れます。
フィードフォワードコンデンサ
フィードフォワード コンデンサ (下図の C7) は、FB 分圧抵抗の上端に並列に接続されています。
フィードフォワード コンデンサの機能メカニズムは、コンデンサの両端の電圧が変化できないという原理を利用し、VOUT の微弱な変化をタイムリーかつ迅速にチップの FB ピンにフィードバックすることです。チップの過渡応答を改善し、リップルを最適化します。
損失
スイッチング損失
スイッチング損失は主にハイサイド MOS で発生し、オンとオフの過程で電圧と電流が重なる領域があり、このときの消費電力は次のようになります。
つまり、MOS管を開くのに時間がかかるということですが、このプロセスは一般的な理解では非常に速いですが、工学的には無視できません。
スイッチング周波数が高くなるほど、同じ時間内に多くの変換が発生するため、スイッチング周波数はスイッチング損失に直接比例します。
下段のMOSですが、これがちょっと面白くて、まず上段のMOSをオンにしてインダクタを充電し、その後上段のMOSをオフにしてデッドタイムに入るというプロセスを踏む必要があります。 , 下側 MOS 管のボディダイオードがフリーホイーリングを行う デッドタイム 時間が経過すると下側 MOS 管がオンになる 下側 MOS 管のオープン処理中は VDS 電圧が非常に低いため、以下のことが考えられます。下部MOS管のスイッチング損失は非常に小さいです。
伝導損失
上下の MOS がオンすると導通損失が発生します。MOS はオン時の抵抗が完全にゼロではないため、このパラメータは Rdson に関係します。抵抗が存在し、電流が流れる限り、消費。
ここで注意すべき点は、定常状態の連続導通モードでは、インダクタの充電電流と放電電流の量が同じであるため、上下の管の通過電流が同じであるため、HSとLSの導通損失比はは PWM デューティ サイクルに関係します。デューティサイクル D が 50% の場合、上部管と下部管の伝導損失は同じであると考えることができます。
しかし、ほとんどの D は 50% 未満であるため、ダウンチューブの伝導損失はアッパーチューブの伝導損失よりも大きいと言えます。同時に、上部管は主にスイッチング損失になります。
デッドタイム
上下の MOS が同時にオンして VCC がグランドに短絡するのを防ぐため、2 つの MOS スイッチ間にはデッドタイムが設けられており、下側の MOS スイッチがオフになり、デッドタイム経過後に上側の MOS スイッチがオフになります。チューブが再びオンになります。このとき、下管のボディダイオードにはデッドタイム中のフリーホイーリングによる損失と逆回復による損失が発生します。
ボディ ダイオードには導通電圧降下と電流があり、損失が発生します。
逆回復損失もあります。
インダクタンス損失
a. コイル損失
インダクタの直流抵抗 DCR によって発生し、出力電流は DCR を通過し、その損失は熱として現れます。
コイル損失は次の式で計算できます。
b. 鉄損
コア損失はコアの材質に関係するため計算が難しく、入手するにはインダクタのメーカーに問い合わせる必要があります。一般に、周波数が高くなるほど磁気損失は大きくなります。
損失の概要
ネットでもっと良い写真を見つけました。
スイッチング損失はスイッチング周波数とゲート電荷 Qg に関係し、伝導損失は Rdson に関係します。
一般的に言えば
ハイサイドMOSはスイッチング損失が大きく、導通損失が小さい
Low Side MOS はスイッチング損失が小さく、導通損失が大きいです。
要約する
DC-DC BUCK 回路を徹底的に研究した結果、非常に興味深いものであることがわかり、最初は山が山として見え、次は山が山ではないように見え、最後には再び山が山として見えました。全く異なる感情を私に与えます。