verdi -ssf verilog.vf を使用して波形を開くと、次の図に示すように、一部の信号の波形が不完全に表示されます。
信号の前のセクションは空であるため、表示できません。
ただし、verdi -ssf verilog.fsdb を使用する場合、波形を直接開くとこの問題は発生しません。
私の EDA プラットフォームは次のとおりです。
1. Linux OS
2. vcs バージョン: vcs S-2021.09
3. ヴェルディバージョン：verdi S-2021.09
この問題に関して、概要を調べたところ、AE は verilog.vf ファイルの内容を尋ね、さらに fsdbdebug -info xxx.fsdb を使用するためにいくつかのログを印刷するように求めてきました。
すると彼はすぐにこう答えました。
+fsdb+gate=off を ./simv シミュレーション オプションに追加
実験の結果、上記の問題は実際に解決されました。