コンピュータ組織の原則 最終試験の質問と回答

コンピュータ組織の原則 最終試験の質問と回答

1. 多肢選択問題

1. 完全なコンピュータ システムには ______ が含まれている必要があります。D.

A. 計算機、メモリ、およびコントローラ B. 周辺機器およびホスト

C. ホストとユーティリティ D. ハードウェアおよびソフトウェア システムのサポート

2. コンピュータ システムのメモリ システムとは、______ を指します。D.

A. RAM メモリ B. ROM メモリ

C. メインメモリ D. メインメモリと外部メモリ

3. ノイマンマシンの動作方法の基本的な特徴は ______ です。B

A. 複数の命令ストリーム、単一のデータ ストリーム B. アドレスによって順番に命令にアクセスし、実行する

C. スタック動作 D. メモリは内部でアドレスを選択します

4. 次の記述のうち、間違っているのは ______ です。D.

A. ソフトウェアで実装できる操作はハードウェアでも実装できます。

B. ファームウェアは、機能的にはソフトウェアに似ており、形式的にはハードウェアに似ています

C. コンピュータ システムの階層構造では、マイクロプログラム レベルはハードウェア レベルに属し、他の 4 つのレベルはすべてソフトウェア レベルです。

D. 高級言語用のマシンは完全に実現可能

5. 次の数字の中で最も小さい数字は ______ です。C

A. (101001)2 B. (52)8 C. (101001)BCD D. (233)16

6. 次の数字のうち最大の数字は ______ です。B

A. (10010101)2 B. (227)8 C. (143)5 D. (96)16

7. 機械では、______ のゼロの表現は一意です。B

A. 元のコード B. 相補コード C. 逆コード D. 元のコードと逆コード

9. 8 ビット 2 進数の場合、次のステートメントのうち正しいものは ______ です。B

A. -127 の補数は 10000000 B. -127 の補数は 0 のシフトに等しい B

C. +1 のフレーム シフトは –127 の補数に等しい D. 0 の補数は –1 の補数に等しい

9. 8 ビットの 2 進整数は補数コードで表現され、3 つの「1」と 5 つの「0」で構成され、最小値は ______ です。B

A. –127 B. –32 C. –125 D. –3

10. コンピュータ システムで補数演算を使用する目的は、______ することです。C

A. 手動計算方法との整合性 B. 計算速度の向上

C. コンピュータの設計を簡素化する D. 計算の精度を向上させる

11. ある数値 x の真の値が –0.1010 で、その数値がコンピュータで 1.0110 と表現される場合、その数値に使用される符号化方式は ______ コードです。B

A. オリジナル B. 補完 C. 逆方向 D. シフト

12. 同じ長さで形式が異なる 2 種類の浮動小数点数について、前者は段数が長く仮数部が短く、後者は段数が短く仮数部が長く、その他の規則が同じであると仮定すると、表現できる数値の範囲と精度は______です。B

A. 両者で表現できる数値の範囲と精度は同じ B. 前者の表現できる数値の範囲は広いが、精度は低い

C. 後者は、広範囲の数値を高精度で表現できます。 D. 前者は、広範囲の数値を高精度で表現できます。

13. あるマシンの語長は 32 ビットで、固定小数点 10 進数で表されます。符号ビットは 1 ビット、仮数部は 31 ビットで、表現できる正の小数の最大値は ______、最小値は ______ です。負の小数は______です。D.

A. +(231–1) B. –(1–2-32)

C. +(1–2-31)≈+1 D. –(1–2-31)≈–1

14. 演算ユニットは多くの部分で構成されていますが、中心となる部分は ______ です。B

A. データバス B. 算術論理演算ユニット

C. マルチプレクサ D. 汎用レジスタ

固定小数点２進演算器では、一般に減算演算は＿＿＿により実現される。D.

A. 元のコード演算用の 2 進減算器 B. 補数コード演算用の 2 進減算器

C. 補数演算用の 10 進加算器 D. 補数演算用の 2 進加算器

16. 固定小数点演算器では、二重符号ビットを使用するか単符号ビットを使用するかに関係なく、______ が存在する必要があり、通常は ______ によって実現されます。C

A. デコード回路、NAND ゲート B. エンコード回路、NOR ゲート

C. オーバーフロー判定回路、XORゲート D. シフト回路、NORゲート

17. 次の文のうち正しいものは ______ です。D.

A. 変形補数を使用した加算と減算により、オーバーフローを回避できます。

B. 固定小数点演算のみがオーバーフローする可能性があり、浮動小数点演算ではオーバーフローが発生しません。

C. 符号付き数値を使用した演算のみがオーバーフローを引き起こす可能性があります

D. 2 つの正の数を加算するとオーバーフローが発生する可能性があります

18. 固定小数点演算におけるオーバーフローの原因は ______ です。C

A. 演算中、最上位ビットはキャリーまたはボローを生成します。

B. 演算に参加するオペランドがマシンの表現範囲を超えています。

C. 演算結果のオペランドがマシンの表現範囲を超えています。

D. レジスタ内のビット数が少なすぎるため、最下位ビットを破棄する必要がある

19. アンダーフローとは______を指します。あ

A. 演算結果の絶対値がマシンが表現できる最小絶対値より小さい

B. 演算の結果が、マシンが表現できる最小の負の数より小さい

C. 演算の結果が、マシンが表現できる最小の正の数より小さい

D. 演算結果の最下位ビットによって発生するエラー

20. ストレージユニットとは________を指します。B

A. バイナリ情報ビットを格納する記憶要素 B. マシンワードを格納するすべての記憶要素の集合

C. 1 バイトを格納するすべてのストレージ要素のセット D. 2 バイトを格納するすべてのストレージ要素のセット

21. 外部メモリと比較して、内部メモリには ________ という特徴があります。C

A. 大容量、高速、低コスト B. 大容量、低速、高コスト

C. 小容量、高速、高コスト D. 小容量、高速、低コスト

22. コンピュータのワード長は 16 ビット、メモリ容量は 64KB で、ワード単位でアドレス指定するとアドレス範囲は ________ になります。B

A. 64K B. 32K C. 64KB D. 32KB

あるDRAMチップは512K×8ビットの記憶容量を有し、このチップのアドレス線とデータ線の数は_______である。C

A. 8,512 B. 512,8 C. 18,8 D. 19,8

24. あるコンピュータのワード長は 32 ビット、記憶容量は 4MB で、ワード単位でアドレス指定すると、そのアドレス範囲は ________ になります。D.

A. 1M B. 4MB C. 4M D. 1MB

25. メインメモリと CPU の間にキャッシュを追加する目的は ________ です。あ

A. CPUとメインメモリ間の速度マッチングの問題を解決する

B. メインメモリの容量を増やす

C. CPU内の汎用レジスタ数を拡張する

D. メインメモリ容量とCPU汎用レジスタ数の拡張

26. EPROM とは ________ を指します。D.

A. 読み取り専用メモリ B. ランダム アクセス メモリ

C. プログラマブル読み取り専用メモリ D. 消去可能なプログラマブル読み取り専用メモリ

27. レジスタ間接アドレッシング モードでは、オペランドは __________ になります。B

A. 汎用レジスタ B. メモリユニット C. プログラムカウンタ D. スタック

28. 拡張オペコードは __________ です。D.

A. オペコードフィールドの外側の補助操作フィールドのコード

B. オペコードフィールドで命令を分類するために使用されるコード

C. 命令フォーマットのオペコード

D. 命令最適化テクノロジ。異なるアドレス番号を持つ命令は異なるオペコード長を持つことができます。

29. 命令システムで異なるアドレス指定モードを使用する主な目的は、__________ です。B

A. ストアド プログラムとプログラム コントロールの実装

B. 命令長を短縮し、アドレス空間を拡張し、プログラミングの柔軟性を向上させる

C. 外部メモリに直接アクセスできる

D. オペコードを拡張する可能性を提供し、命令デコードの難しさを軽減します。

30. 1 つのアドレス命令で 2 つの数値の算術演算を完了するには、アドレス コードで指定される 1 つのオペランドを除き、もう 1 つの数値は __________ を使用することがよくあります。C

A. スタック アドレッシング モード B. イミディエイト アドレッシング モード

C. 暗黙的アドレッシング モード D. 間接的アドレッシング モード

31. レジスタ内のオペランドのアドレッシング モードは、__________ アドレッシングと呼ばれます。C

A. 直接 B. 間接 C. レジスタ D. 間接的なレジスタ

32. レジスタ間接アドレッシング モードでは、オペランドは __________ になります。B

A. 汎用レジスタ B. メインメモリユニット C. プログラムカウンタ D. スタック

33. インデックス付きアドレッシング モードでは、オペランドの実効アドレスは __________ に等しくなります。C

A. ベース値レジスタの内容と正式なアドレス (ディスプレイスメント) B. スタック ポインタの内容と正式なアドレス

C. インデックス レジスタの内容と正式なアドレス D. プログラム カウンタの内容と正式なアドレス

34. プログラム制御命令の機能は __________ です。D.

A. 算術論理演算の実行 B. メインメモリと CPU 間のデータ転送の実行

C. CPU と I/O デバイス間のデータ転送を実行します。 D. プログラムの実行順序を変更します。

35. 同期制御方式は__________です。C

A. CPU 制御モードのみに適用 B. 周辺機器制御モードのみに適用

C. 統一されたタイミング信号で制御する方式 D. すべての命令を同時に実行する方式

36. 非同期制御方式は、__________ の主な制御方式としてよく使用されます。あ

A. シングルバス構成のコンピュータでメインメモリや周辺機器にアクセスする場合 B. マイコンのCPU制御時

C. 組み合わせロジックによって制御される CPU 内 D. マイクロプログラム コントローラ内

37. マイクロサイクルで__________。D.

A. 実行できるマイクロ操作は 1 つだけです

B. 複数のマイクロ操作を実行できますが、それらは並行して操作する必要があります

C. 複数のマイクロ操作を連続して実行できる

D. 相互に排他的な操作のみを実行できます。

38. 命令サイクルとは、__________ を指します。C

A. CPU がメイン メモリから命令をフェッチするのにかかる時間

B. CPU が命令を実行するのにかかる時間

C. CPU がメイン メモリから命令をフェッチし、その命令を実行する時間を加えたもの

D. クロックサイクルタイム

39. CPU 内の命令の後続アドレスを追跡するレジスタは __________ です。B

A. メインメモリアドレスレジスタ B. プログラムカウンタ

C. 命令レジスタ D. ステータスレジスタ

40. 中央処理装置とは、__________ を指します。C

A. 計算機 B. コントローラー

C. 演算ユニットとコントローラ D. 演算ユニットとコントローラとメインメモリ

41. コンピュータ操作の時間の最小単位は__________です。あ

A. ク​​ロック サイクル B. 命令サイクル C. CPU サイクル D. ペリフェラル

42. マイクロプログラム コントローラーでは、マシン命令とマイクロ命令の関係は__________です。B

A. 各機械命令はマイクロ命令によって実行されます。

B. 各機械命令は、マイクロ命令でコンパイルされたマイクロプログラムによって解釈され、実行されます。

C. 機械語命令のセグメントで構成されるプログラムは、単一のマイクロ命令で実行できます。

D. マイクロ命令は複数のマシン命令で構成されます

43. 次のマイクロ命令のアドレスを決定するには、通常、判定方法が使用され、基本的な考え方は__________です。C

A. プログラム カウンタ PC を使用して継続マイクロ命令アドレスを生成します。

B. マイクロプログラム カウンタ μPC を使用して後続のマイクロ命令アドレスを生成します。

C. 後続のマイクロ命令アドレスは、設計者の指定、またはマイクロ命令制御フィールドによる設計者の指定によって制御されます。

D. 命令内の特別なフィールドを使用して、後続のマイクロ命令アドレスの生成を制御する

44. マイクロコマンドのエンコード方法については、マイクロ操作コマンドの数が決まっている場合、__________。B

A. 直接表現のマイクロ命令のワード サイズは、コード化表現よりも短くなります。

B. コード化された表現は、直接表現よりも短いマイクロ命令のワード サイズを持ちます。

C. コード化表現と直接表現は同じマイクロ命令語長を持ちます。

D. コード化表現と直接表現におけるマイクロ命令の語長の関係が不確かである

45. 次の文のうち正しいものは __________ です。B

A. マイクロプログラム制御方式とハードワイヤリング制御方式と比較して、前者は命令の実行速度を速くすることができます。

B. マイクロプログラム制御方式を採用すれば、PCをμPCに置き換えることが可能

C. 制御メモリはマスクROM、EPROM、またはフラッシュメモリで実装可能

D. 命令サイクルは CPU サイクルとも呼ばれます

46. システムバスのアドレスラインの機能は です。C

A. 主記憶装置の選択に使用します

B. 転送される情報の選択に使用されるデバイス

C. 主記憶装置およびI/Oデバイスインターフェース回路のアドレスを指定するために使用されます。

D. メインメモリの物理アドレスと論理アドレスを転送するために使用されます。

47. データバスの幅はバスによって定義されます。あ

A. 物理的特性 B. 機能的特性 C. 電気的特性 D. 時間特性

スタンドアロンシステムでは、マルチバス構成のコンピュータのバスシステムが一般的に構成されています。あ

A. システム バス、メモリ バス、および I/O バス B. データ バス、アドレス バス、および制御バス

C. 内部バス、システム バス、および I/O バス D. ISA バス、VESA バス、および PCI バス

49. 次の記述のうち、間違っているものはどれですか。あ

A. バス構造の伝送方式により、データ伝送速度を高速化できます。

B. 独立リクエスト方式と比較して、チェーンクエリ方式は回線障害の影響を受けやすい

C. PCI バスは同期タイミング プロトコルと集中型アービトレーション戦略を採用

D. バスの帯域幅は、バス自体が達成できる最高の伝送速度です。

50. 割り込みが発生すると、主に ________ のために、プログラム カウンター PC がソフトウェアではなくハードウェアによって更新されます。C

A. 割り込みハンドラに入り、ソースプログラムに正しく戻ることができる B. コンテンツを保存する

C. プロセッサの速度を上げる D. 割り込みハンドラのアドレス指定を容易にし、エラーが発生しにくくする

51. I/O デバイス、データ チャネル、クロック、ソフトウェアの 4 つの項目のうち、割り込み要因は ________ である可能性があります。D.

A. I/O デバイス B. I/O デバイスとデータ チャネル

C. I/O デバイス、データ チャネル、およびクロック D. I/O デバイス、データ チャネル、クロック、およびソフトウェア

52. シングルレベル割り込みとマルチレベル割り込みの違いは ________ です。あ

A. シングルレベル割り込みは単一の割り込みのみを実装できますが、マルチレベル割り込みは複数の割り込みを実装できます。

B. シングルレベル割り込みのハードウェア構造は 1 次元割り込みですが、マルチレベル割り込みのハードウェア構造は 2 次元割り込みです。

C. シングルレベル割り込みプロセッサは、1 つの外部割り込み要求ラインのみを介して外部デバイス システムに接続されますが、マルチレベル割り込みでは、各 I/O デバイスに専用の外部割り込み要求ラインがあります。

53. シングルレベル割り込みシステムでは、CPU が割り込みに応答すると、すぐに ________ フラグをオフにして、同じレベルの他の割り込みソースが別の割り込みを生成して割り込みサービスが終了する前に干渉するのを防ぎます。あ

A. 割り込みイネーブル B. 割り込み要求 C. 割り込みマスク

54. マルチレベル中断を容易にするために、オンサイト情報を保存する最も効果的な方法は ________ を使用することです。B

A. 汎用レジスタ B. スタック C. ストレージ D. 外部メモリ

55. CPU と外部デバイスの並列作業を実現するには、導入する必要がある基本的なハードウェアは ________ です。あ

A. バッファ B. チャネル C. クロック D. 連想レジスタ

56. 割り込みイネーブル トリガーは ________ に使用されます。D.

A. ペリフェラルが割り込み要求を発行したかどうかを示します。 B. CPU が割り込み要求に応答したかどうかを示します。

C. CPU が割り込みを処理しているかどうか D. マスカブル ハードウェア割り込みを開くか閉じるか

57. DMA を使用してデータを転送する場合、データを転送するたびに ________ 時間がかかります。C

A. 命令サイクル B. マシンサイクル C. ストアサイクル D. バスサイクル

58. サイクル横領法は、_______ メソッドの入出力でよく使用されます。あ

A. DMA B. 割り込み C. プログラム転送 D. チャネル

59. チャネルは重要な I/O 方式であり、多数の端末やプリンタを接続するのに適したチャネルは ________ です。C

A. アレイマルチプレクサ B. レーンの選択 C. バイトマルチプレクサ

60. 磁気面メモリにはない特徴は_______です。C

A. 高い記憶密度 B. オフラインで保存可能 C. 高速 D. 大容量

61. コンピュータの外部機器とは、______ を指します。D.

A. 入出力デバイス B. 外部ストレージデバイス

C. 通信機器 D. CPU およびメモリを除くその他の機器

62. マイコンシステムでは、外部機器は_______を介してメインボードのシステムバスに接続されています。B

A. アキュムレータ B. デバイス コントローラ C. カウンタ D. レジスタ

2. 短答式の質問

1. ノイマン型コンピューターの基本的な特徴は何ですか?

回答: ノイマン原理の基本的な考え方は次のとおりです。

• データと命令をバイナリ形式で表します。命令はオペコードとアドレスコードで構成されます。

• プログラムとデータをメモリに保存し、コンピュータが動作中にメモリから命令を取り出して実行し、計算タスクを自動的に完了できるようにします。これが「ストアドプログラム」と「プログラム制御」（ストアドプログラム制御と呼ぶ）の概念です。

• 命令の実行はシーケンシャルです。つまり、命令は通常、メモリに格納された順序で実行され、プログラム分岐は転送命令によって実現されます。

• コンピュータは、メモリ、演算装置、コントローラ、入力装置、出力装置の 5 つの基本構成要素から構成され、5 つの部分の基本機能が規定されています。

ノイマン型コンピュータの基本的な特徴は、「格納されたプログラム」と「プログラム制御」によっても非常に要約できます。

2. コンピュータ ハードウェアのコンポーネントは何ですか?また、各コンポーネントの機能は何ですか?

回答：コンピュータのハードウェアシステムは、演算装置、メモリ、コントローラ、入出力装置、バスシステムなどの有形の電子機器等で構成されています。バスはデータバス、アドレスバス、コントロールバスに分かれており、その構成にはシングルバス構造、ダブルバス構造、マルチバス構造がある。メモリ（Memory）はデータやプログラムを保存するための部品、演算装置は情報の計算を行う部品、コントローラはコンピュータ全体の制御の中核です。その主な機能は、命令を読み取り、命令コードを変換し、命令を実行するためにコンピュータのさまざまな部分に制御信号を送信することです。入力デバイスは、データとプログラムをコンピュータが認識して受け入れることができる情報に変換し、順番に変換することができます。それらを変換する それらはメモリに送信され、出力デバイスはコンピュータ処理の結果を人間または他のマシンが受け入れられる形式で送信します。

3. バスとは何ですか? バスを持つコンピュータを構成するにはどのような構造があるでしょうか?

回答: バス (Bus) は、コンピュータ内で情報を伝送するために使用される共通チャネルであり、複数のコンポーネントにサービスを提供する一連の情報伝送接続線です。バスの接続モードに応じて、コンピュータの構造はシングルバス構造、デュアルバス構造、マルチバス構造に分類できます (詳細は第 7 章を​​参照)。

4. ハードウェア、ソフトウェア、ファームウェアとは何ですか? ソフトウェアとハ​​ードウェアの論理的等価性は何ですか? ソフトウェアとハ​​ードウェアはどのような意味で等価ではないのでしょうか?

回答: コンピュータのハードウェア (ハードウェア) とは、コンピュータを構成するすべての物理的コンポーネントの集合を指し、通常、これらのコンポーネントは回路 (電子部品) や機械などの物理的コンポーネントで構成されます。コンピュータソフトウェア（Software）とは、コンピュータを動作させるために必要なプログラムやデータ、またそれらのプログラムやデータに関する文章の説明や図を指し、文章の説明や図をドキュメントとも呼びます。ファームウェア (Firmware) は、従来のソフトウェアとハ​​ードウェアの間にある存在であり、機能的にはソフトウェアに似ていますが、形式的にはハードウェアです。マイクロプログラムは、コンピューターのハードウェアとソフトウェアを組み合わせる重要な形式です。

ソフトウェアとハ​​ードウェアの論理的に同等の意味は次のとおりです。

(1) ソフトウェアで完了する操作は、ハードウェアでも直接実装できます。

(2) ハードウェアで実行される命令はソフトウェアでも完了できます。

ソフトウェアとハ​​ードウェアは、物理的な意味では同等ではありません。

5. コンピュータシステムはプログラミング言語ごとにどのレベルに分かれていますか?

回答: コンピュータ システムは、ハードウェアとソフトウェアから構成される多レベルの階層構造であり、通常、マイクロプログラム レベル、一般マシン レベル、オペレーティング システム レベル、アセンブリ言語レベル、高級言語レベルで構成されます。各レベルで、部下のサポートを得ます。

6. ALU、CPU、ホスト、ワード サイズの概念を説明します。

回答: 算術論理演算装置 (ALU: Arithmetic Logic Unit) は電卓の中核コンポーネントであり、その機能は算術論理演算を実行することです。「中央処理装置」（CPU：Central Processing Unit）は、演算装置や制御装置などを含み、コンピュータの情報処理の中核となる部品です。メモリ、演算装置、およびコントローラは、情報処理動作において重要な役割を果たし、「ホスト」と呼ばれることが多いコンピュータ ハードウェアの主要部分です。語長はコンピュータの演算精度、命令語の長さ、記憶装置の長さなどを決定し、8/16/32/64/128 ビット (bit) などになります。

7. 一般的に使用されるコンピュータのパフォーマンス指標は何ですか?

回答: コンピュータのパフォーマンスの評価は複雑な問題であり、初期の頃は、ワード長、計算速度、ストレージ容量の 3 つの主要な指標に限定されていました。現時点で考慮すべき要素は以下の通りです。

(1) 主な周波数

コンピュータの動作速度は主に周波数によって決まり、その単位はメガヘルツ（MHz）です。

(2) 語長

語長はコンピュータの演算精度、命令語の長さ、記憶装置の長さなどを決定し、8/16/32/64/128 ビット (bit) のいずれかになります。

(3) 動作速度

コンピュータの動作速度を測定する初期の方法は 1 秒あたりに実行される加算命令の数でしたが、現在では通常、同等の速度が使用されます。

(4) 記憶容量

ワードを単位とするコンピュータでは、ワード数×ワード長で記憶容量を表すことが多い。

(5) 信頼性

システムが安定して動作するかどうかは非常に重要であり、多くの場合、平均故障間隔 (MTBF) によって測定されます。

(6) 保守性

システムの保守性とは、障害が発生したときにシステムをできるだけ早く復旧できるかどうかを指し、障害が発生してから修復するまでに要する平均時間（MTRF）で表現されます。マシーン。

(7) 可用性

コンピュータの使用効率を指します。

(8) 互換性

互換性は幅広い概念であり、複数のシステムで使用できるデバイスまたはプログラムのパフォーマンスを指します。互換性によりマシンリソースの継承と発展が可能となり、コンピュータの普及と普及に貢献します。

8. マルチメディアの意味は何ですか?

回答: マルチメディア技術とは、異なる情報タイプの 2 つ以上のメディアを同時に取得、処理、編集、保存、表示できる技術を指します。コンピュータ情報の形式には、テキスト、音声、グラフィックス、画像などがあります。

9. コンピュータの階層構造を簡単に説明し、各レベルの主な特徴を説明します。

回答: 現代のコンピュータ システムはハードウェアとソフトウェアの複合体であり、機能ごとに分割されたマルチレベルの階層構造とみなすことができます。

レベル 0 はハードウェアで構成されるエンティティです。

レベル 1 はマイクロプログラム レベルです。このレベルの機械語はマイクロ命令セットであり、マイクロ命令を使用してプログラマによって作成されたマイクロプログラムは、通常、ハードウェアによって直接実行されます。

レベル 2 は従来のマシン レベルです。このレベルの機械語は機械の命令セットであり、機械語命令を使用してプログラマによって書かれたプログラムはマイクロプログラムによって解釈できます。

レベル 3 OS レベル。オペレーティング システムの基本機能の観点から見ると、一方では従来のマシンのハードウェアとソフトウェア リソースを直接管理し、他方では従来のマシンの拡張です。

レベル 4 はアセンブリ言語のレベルです。このレベルの機械語がアセンブリ言語であり、アセンブリ言語の翻訳を完成させるプログラムをアセンブラと呼びます。

レベル 5 は上級言語レベルです。このレベルの機械語はさまざまな高級言語であり、高級言語の翻訳を完了するには通常コンパイラが使用されます。

レベル6は応用言語レベルです。このレベルは、コンピューターを特定の目的に適合させるために特別に設計されているため、このレベルの言語はさまざまな問題指向のアプリケーション言語になります。

10. コンピュータ システムの主な技術指標は何ですか?

コンピュータシステムの主な技術指標は、マシンワード長、データパス幅、主記憶容量、計算速度などです。

マシン語長とは、演算に関与する基本的な桁数を指し、加算器とレジスタの数によって決まります。

データ パス幅は、データ バスが一度に情報を並行して送信できるビット数を指します。

メインメモリの容量とは、メインメモリに保存できるすべての情報を指します。

計算速度は、マシンのメイン周波数、実行される操作の種類、メイン メモリ自体の速度など、多くの要因に関連します。

11. 32×32ドットマトリクスフォントを使用した漢字フォントが何バイトを占めるかを計算してみてください。16×16 ドット マトリクス フォントと 24×24 ドット マトリクス フォントの 6763 個の漢字ライブラリを保存するには、どれくらいのストレージ容量が必要ですか?

答え: 128B 216416B 486936B

12. ハミングチェックコードのコーディングルールは何ですか?

回答: ハミング コードの最高ビット番号が m、最低ビット番号が 1、つまり HmHm-1...H2H1 の場合、ハミング コードの符号化規則は次のようになります。

(1) パリティビットとデータビットの和は m で、各パリティビット Pi をハミング符号のビット番号 2i-1 の位置に分割し、残りのビットをデータビットとし、各データビットは、ローからハイへビットごとに順番に割り当てられます。

(2) ハミング符号の各ビットコード Hi (データビットとチェックデジットを含む) は複数のチェックビットによってチェックされ、チェックされる各ビット番号はそれをチェックするスクールチェックと等しくなければならないという関係があります。チェックデジットの桁数。

13. CRC コードのエラー訂正原理を簡単に説明します。

回答: CRC コードは、強力な誤り訂正能力を持つコードです。チェックする場合は、CRC符号多項式と生成多項式G(X)を割って、余りが0であればデータが正しいことを示し、余りが0でなければデータが間違っていることを示します。適切な生成多項式 G(X) が選択されている限り、剰余と CRC 符号の誤りビット位置との対応関係は確実であるため、剰余を基準として誤り位置を判断し、誤りを訂正することができます。コード。

14. 演算ユニットはどのような部分で構成されていますか?

回答: 電卓の基本構造には次の部分が含まれます。

(1) 算術論理演算機能を実現できるコンポーネントALU。

（２）処理対象の情報または処理結果情報を格納する汎用レジスタ群。

(3) 動作要件に応じてデータ入力を制御するコンポーネント: マルチウェイ スイッチまたはデータ ラッチ。

(4) 動作要件に応じてデータ出力を制御するコンポーネント: 出力シフトおよびマルチプレクサ。

(5) 計算機と他のコンポーネント間の情報伝送用のバス、およびバス受信機と送信機で、通常、バス受信機と送信機はスリーステート ゲートで構成されます。

15. メインメモリにはどのようなパフォーマンス指標がありますか? どういう意味でしょうか？

回答: メモリのパフォーマンス指標は、メモリの設計、使用、改善の主な基礎であり、メモリのパフォーマンス指標はメモリ パラメータとも呼ばれます。

(1) 記憶容量とは、完全に機能するメモリが保持できるバイナリ情報の総量、つまりバイナリ情報コードを何ビット保存できるかを指します。

(2) メモリ速度：メモリアクセス時間とメモリアクセスサイクル

(3) データ転送速度：単位時間当たりにメモリに書き込み、またはメモリから読み出すことができる最大の情報量をデータ転送速度またはメモリ転送帯域幅 bM といいます。

(4) 信頼性 メモリの信頼性とは、規定時間内にメモリに障害が発生しない状態を指し、一般に平均故障間隔（MTBF）で測定されます。

(5) 価格: コストとも呼ばれ、メインメモリの経済的パフォーマンスを測定する重要な指標です。

16. メインメモリの基本コンポーネントは何ですか? 各部分の主な機能は何ですか?

答え: メインメモリの基本構成:

（１）情報を記憶する記憶体。一般に、これは、すべての基本ストレージ ユニットが特定の規則に従って配置されたストレージ アレイです。銀行は思い出の中心です。

(2) 情報のアドレス指定メカニズム、つまり情報の読み書きのためのアドレス選択メカニズム。これには、アドレス レジスタ (MAR) とアドレス デコーダが含まれます。アドレスデコーダはアドレスのデコードを完了し、アドレスレジスタはアドレスバッファ機能を持ちます。

(3) メモリデータレジスタ MDR。データ送信におけるデータバッファの役割を果たすことができます。

(4) 情報の書き込み、つまりラインの書き込み、ドライブの書き込みなどに必要なエネルギー。

(5) 読み出しに必要なエネルギー源とセンスアンプ、つまり読み出しライン、読み出しドライバ、センスアンプ。

(6) メモリ制御ユニット。メイン メモリのタイミング ライン、クロック パルス ライン、読み取りロジック制御ライン、書き込みまたは再書き込みロジック制御ライン、ダイナミック メモリのタイミング リフレッシュ ラインなどが含まれます。これらのラインは総称してメモリ制御コンポーネントと呼ばれます。

17. スタティックMOSストレージユニットとダイナミックMOSストレージユニットの特徴は何ですか?

回答: MOS 半導体メモリでは、情報を記憶するメカニズムの原理に従って、スタティック MOS メモリ (SRAM) とダイナミック MOS メモリ (DRAM) に分けられ、前者は情報を記憶するために双安定フリップフロップを使用します。後者は、MOS コンデンサを使用して電荷を蓄積して情報を保存します。コンデンサは、使用時に情報を保持するために継続的に充電する必要があります。

18. リフレッシュとは何ですか? なぜリフレッシュするのでしょうか？一般的な更新方法は何ですか?

回答: ダイナミック メモリの場合、すべての基本記憶素子の記憶コンデンサを一定の間隔 (通常は 2ms) で充電する必要があります。これは RAM リフレッシュと呼ばれ、2ms がリフレッシュ間隔です。ダイナミックメモリは、情報に蓄積された電荷が漏洩するため、スタティックメモリ回路のようにロードチューブを介して電源から継続的に電荷を補充することができず、時間が経つと情報が失われます。リフレッシュしてください。一般的に使用されるリフレッシュ方法には、集中リフレッシュと分散リフレッシュの 2 つがあります。

19. メモリ速度を向上させるための対策を簡単に説明しますか？

回答: キャッシュ メモリ、マルチボディ インターリーブ メモリ。

20. キャッシュの特徴は何ですか?

回答: キャッシュには次の特性があります。

(1) CPU とメインメモリの間に位置し、メモリ階層の最上位にあります。

(2) 容量はメインメモリに比べて小さく、現状では数KB～数MBが一般的です。

(3) 速度は一般にメインメモリよりも 5 ～ 10 倍速く、通常は記憶速度の高いバイポーラ トランジスタまたは SRAM で構成されます。

(4) その容量はメインメモリの一部のコピーです。

(5) 命令の保存にも使用でき、データの保存にも使用できます。

(6) 高速ストレージの機能はすべてハードウェアによって実現され、プログラマには透過的です。

21. メモリとレジスタはどうやって区別するのですか? この二つは同じものですよね？

回答: メモリとレジスタは同じものではありません。メモリは CPU の外部にあり、プログラムやデータの保存に特に使用され、メモリへのアクセス速度は比較的遅いです。レジスタは CPU の一部であり、レジスタへのアクセスは高速です。

22. 記憶の主な機能は何ですか? ストレージ システムを複数の異なるレイヤーに分割するのはなぜですか? 主なレベルは何ですか?

回答: メモリの主な機能は、プログラムとデータを保存することです。ストレージシステムは、容量、速度、価格の異なる複数のメモリをハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組み合わせによって接続したシステムです。ストレージ システムをいくつかの異なるレベルに分割する目的は、ストレージ容量、アクセス速度、価格の間の矛盾を解決することです。キャッシュメモリ、メインメモリ、補助メモリから構成される 3 レベルのストレージシステムは 2 つのレベルに分けることができ、そのうちキャッシュとメインメモリはキャッシュメインメモリストレージレベル (キャッシュストレージシステム) と呼ばれます;メインメモリと補助メモリプライマリストレージ - セカンダリストレージのストレージ階層（仮想ストレージシステム）と呼ばれます。

23. 保存サイクルとアクセス時間の違いを説明します。

回答: アクセス サイクルとは、メイン メモリの完全な読み取りおよび書き込み操作に必要な合計時間を指します。つまり、2 つの連続したメモリ アクセス操作の間に必要な最短時間です。アクセス時間とは、メモリ操作の開始から操作の完了までに経過した時間を指します。アクセス期間はアクセス時間より長くなければなりません。

24. 指示フォーマット設計のガイドラインは何ですか?

回答: コンピュータが選択する命令形式には、多くの要素が関係します。一般に、時間とスペースの点で利点を得るには、命令の語長を短くすることが必要です。ただし、情報量の増加を容易にするために、命令は十分な長さも必要です。さらに、ストレージ システム管理のため、命令ワード長は通常、マシン文字長の整数倍である必要があります。また、命令フォーマットの設計は、命令内のオペランドアドレスのビット数をどのように選択するかにも関係します。

25. 指示はどのような点で柔軟で変更可能ですか?

回答: 命令は柔軟で変更可能であり、主に以下の点に反映されています: さまざまな命令形式、豊富なアドレス指定方法、さまざまな命令タイプ、アドレス コードの数に応じてオペコードの数が変更可能 (拡張オペコード モード)、コマンド長可変、など。

26. ベース アドレッシングとインデックス アドレッシングの類似点と相違点を比較してみてください。

回答: ベース アドレッシング モードとインデックス アドレッシング モードは形式が似ています。ただし、インデックス アドレッシング モードでは、ユーザーはプログラムを作成できますが、ベース アドレッシング モードでは、ユーザー プログラムにはベース レジスタを操作および変更する権限がなく、システム ソフトウェア管理制御プログラムが特権命令を使用してベース レジスタを管理します。さらに、ベース アドレッシング方法は、主にメモリ内でのプログラムの配置やアドレス指定空間の拡張などの問題を解決するために使用されます。

27. スタックとは何ですか? 特徴は何ですか? 機能は何ですか?

答え: (1) スタックの概念

· これは、要素のグループを順番に格納する、いくつかのストレージ ユニット (またはレジスタ) の順序付けられたコレクションです。

· データ アクセスはスタックの最上位ユニットでのみ実行できます。つまり、データはスタックの最上位ユニットの「入口と出口」を介してのみスタックに出入りできます。

· スタック内のデータは、「先入れ後出し」または「後入れ先出し」アクセス方式を採用しています。

(2) コンピュータにおけるスタック構造の役割

・スタック構造のマシンはゼロアドレス命令を使用しているため、命令長が短く、命令構造が単純で、マシンハードウェアも簡素化されています。

・プログラム呼び出し、サブルーチンネスト呼び出し、再帰呼び出しを実現します。

・「中断」技術にはスタックが不可欠であり、「ブレークポイント」と「サイト」を節約します。

(3) スタック操作

データのプッシュ方向が上位アドレスから下位アドレスであると仮定すると、データがスタックにプッシュされると、SP の内容は新しい空のスタック トップ ユニットを指すように自動的にデクリメントされ、データはこのスタック トップ ユニットに書き込まれます。 ; when the data スタックがポップされると、SP が指す先頭ユニットの内容が直ちに読み出され、スタックの新しい先頭位置を指すように SP の内容が自動的にインクリメントされます。たった今

PUSH X；(SP)-1®SP

(X)®(SP)

ポップX；((SP))®X

(SP)+1®SP

28. 命令長とマシン語長の関係は何ですか? ハーフワード命令、シングルワード命令、ダブルワード命令は何を表しますか?

回答: 命令長とマシンワード長の間には固定された関係はなく、命令長がマシンワード長と同じになることもあれば、マシンワード長より大きくなったり小さくなったりすることもあります。通常、命令長が機械語長と等しい命令をシングルワード命令と呼び、命令長が機械語長の半分に等しい命令をハーフワード命令と呼び、命令長が機械語長と等しい命令を呼びます。 2 つの機械語への命令はダブルワード命令と呼ばれます。

29. コンピュータプログラム制御作業の基本原理は何ですか?

回答: プログラム制御原理:

(1) プログラミング。

(2) MM を送信します (入力デバイス経由)。

(3) 機械は動作中、一定の順序に従って命令を 1 つずつ取り出し、命令を解析して実行し、プログラムで指定されたタスクが完了するまで自動的に次の命令に移行して実行します。

(4) プログラムの制御はコントローラが行い、プログラムの保存はメモリで完了します。

30. コントローラーの基本機能は何ですか? 基本的なコンポーネントは何ですか?

回答: コントローラーの基本的な機能は、命令を読み出し、識別して解釈し、さまざまな機能コンポーネントを指示して調整して命令を実行する責任を負います。コントローラの基本構造には、命令ユニット、タイミングユニット、微動制御回路、割り込み制御ロジックが含まれます。

31. マイクロプログラム制御の基本的な考え方は何ですか?

回答：マイクロプログラム制御技術は、今日のコンピュータ設計において広く使われており、その本質は動作制御ロジックをプログラミングの思考法で体系化することにあります。

32. マシン命令とマイクロ命令の関係を説明します。

回答: 抽象化にはさまざまなレベルがあります。機械語命令は一連のバイナリ コードで構成されます。マイクロ命令は、マイクロアドレスを持つ制御ワードです。一連のマイクロ命令の順序付けられたコレクションがマイクロプログラムを構成します。マイクロプログラム制御ロジック方式では、機械語命令をマイクロプログラムで実現します。形式が異なります。機械語命令にはオペコードとオペランドのアドレスコードフィールドが含まれますが、マイクロ命令にはコンパイル方法に応じてさまざまな状況があり、一般にマイクロオペレーション情報と下位アドレスフィールドが含まれます。

33. コントローラーにはどのような制御方法がありますか? それぞれの特徴は何ですか?

回答: コントローラの制御モードは、同期制御モード、非同期制御モード、共同制御モードの 3 種類に分類できます。

同期制御制御モードの各動作は統一されたタイミング信号によって制御され、各マシンサイクルで統一された数のビート電位と動作パルスが生成されます。この制御方法は設計がシンプルで実装も簡単ですが、多くの単純な命令ではアイドル時間が長くなり、大量の時間が無駄になり、命令の実行速度に影響を与えます。

非同期制御モードの各種動作は統一されたタイミング信号によって制御されるのではなく、命令やコンポーネントの固有の条件に応じて決定され、かかるものはそれだけ時間がかかります。非同期制御方式は時間を無駄にしないため、機械の効率が向上しますが、制御はより複雑になります。

関節制御方式は同期制御と非同期制御を組み合わせたものです。

34. 命令とデータの両方がメインメモリに格納されますが、メインメモリからフェッチされた命令であるかデータであるかをどのように識別しますか?

回答: 命令とデータはメイン メモリに格納されており、それらはすべてバイナリ コードの形式で表示されます。

(1) 命令またはデータがフェッチされるマシン サイクルが異なります。命令はフェッチ サイクルでフェッチされ、データは解析、フェッチ、または実行サイクルでフェッチされます。

(2) 命令やデータをフェッチする際のアドレスのソースが異なり、命令アドレスはプログラム計算機から、データアドレスはアドレス形成部から取得されます。

35. マイクロ命令とマイクロオペレーションとは何ですか? マイクロプログラムと機械命令の間にはどのような関係があるのでしょうか? マイクロプログラムとプログラムの関係は何ですか?

回答: マイクロ命令は、コンピューターのさまざまなコンポーネントを制御して基本的なマイクロ操作を完了するコマンドです。マイクロ操作とは、コンピューターにおける最も基本的な分解不可能な操作を指します。マイクロ命令とマイクロオペレーションは一対一に対応しており、マイクロ命令はマイクロオペレーションの制御信号、マイクロオペレーションはマイクロ命令の演算処理となります。マイクロ命令は、いくつかのマイクロコマンドの集合です。マイクロプログラムは機械語命令のリアルタイム インタプリタであり、各機械語命令はマイクロプログラムに対応します。

マイクロプログラムとプログラムは 2 つの異なる概念です。マイクロプログラムは、機械命令を記述するために使用されるマイクロ命令で構成されており、実際には機械命令のリアルタイム インタプリタです。マイクロプログラムはコンピュータ設計者によって事前にコンパイルされ、制御メモリに格納され、通常はユーザーには提供されません。プログラムは機械語命令で構成されており、プログラマによって事前に準備され、メインメモリに格納されます。

36. 水平マイクロ命令と垂直マイクロ命令の長所と短所を比較します。

回答: (1) 水平マイクロ命令は強力な並列演算能力、高効率、柔軟性を備えていますが、垂直マイクロ命令は劣っています。(2) 水平方向のマイクロ命令は命令の実行時間が短く、垂直方向のマイクロ命令は実行時間が長くなります。3) 水平方向のマイクロ命令による命令を解釈するマイクロプログラムは、比較的長いマイクロ命令語であるが短いマイクロプログラムであるという特徴を持ちますが、垂直方向のマイクロ命令はその逆です。

(4) 水平方向のマイクロ命令はユーザーにとって習得が困難ですが、垂直方向のマイクロ命令は命令に似ており比較的簡単です。

37. シングルバス、デュアルバス、マルチバス アーキテクチャのパフォーマンス特性を比較します。

回答: シングルバス構造では、一部のデバイスがバスを使用する必要があるとき、またバスが使用できなくなったときにすぐにバスの制御を取得できるように、バスに接続されたロジック コンポーネントが高速で動作する必要があります。使用すると、すぐにバスの制御権を放棄することができます。そうしないと、1 つのバスが複数の機能ユニットで共有されるため、大きな遅延が発生する可能性があります。

デュアルバス構造では、CPUとメインメモリ間の情報交換に使用されるストレージバスと、ペリフェラルとホスト間の情報交換に使用されるI/Oバスの2種類のバスがあります。

デュアルバス構造をベースに、高速周辺機器（ディスクドライブなど）とメインメモリとの高速なデータ交換を可能にするために、メインメモリとメインメモリの間にダイレクトメモリアクセス（DMA：Direct Memory Access）を追加することができます。高速ペリフェラルとメインメモリ）高速I/Oバス（DMAバス）によるマルチバス構成

38. バスサイクル、クロックサイクル、命令サイクルとは何ですか? それらの間の一般的な関係は何ですか?

回答: クロック サイクルは、システム動作の最小時間単位であり、コンピュータの主周波数によって決まります。バス サイクルは、バス上の 2 つのデバイス (CPU など) が情報送信を実行するのに必要な時間を指します。メモリまたは I/O ポート上で読み取り/書き込み操作を実行する操作に必要な時間); 命令サイクルとは、CPU が命令を実行するのに必要な時間を指します。

3 つの関係は次のとおりです: クロック サイクルは動作の基本単位であり、バス サイクルは通常 n クロック サイクルで構成され、命令サイクルには 1 つまたは複数のバス サイクルが含まれる場合もあれば、バス サイクルが存在しない場合もあります。コマンドが何をするのか。

39. バス構造がコンピュータ システムのパフォーマンスに及ぼす影響を説明します。

回答: 主な影響は次のとおりです。

(1) 最大ストレージ容量

シングルバス システムでは、最大メモリ サイズは、コンピュータのワード サイズによって決定される可能なアドレス バスより小さくなければなりません。

デュアルバス システムでは、ストレージ容量は周辺機器の数に影響されません。

(2) 指令体系

デュアルバス システムには専用の I/O コマンド システムが必要です

シングルバスシステム、アクセスメモリとI/Oは同じ命令を使用

(3) スループット

バスの数が多いほどスループットが向上します

40. システム構成におけるインターフェース回路の役割は何ですか?

回答: ペリフェラル インターフェイス (または I/O インターフェイス) は、ホストとペリフェラル (コントローラ) 間の物理コンポーネントであり、ホストとペリフェラル間の情報交換に不可欠なハードウェア サポートです。

41. インターフェース回路にはどのような基本機能が必要ですか?

回答: インターフェース回路が持つべき基本機能は、(1) データの一時保存とバッファリング、(2) 機器の動作状態の保存、(3) 情報交換モードの制御、(6) データ形式の変換制御です。 。

42. システム内の外部デバイスをどのようにアドレス指定し、ホストに接続するかを教えてください。

回答: 一般に、メモリアドレスとの関係に応じて 2 つのアドレス指定方法があります。

(1) ユニファイド・アドレッシング: ペリフェラル・インターフェースの I/O レジスターを主記憶装置と同じように扱い、それらを主記憶装置と組み合わせてアドレスをプログラムすること、つまり、アドレスの一部をプログラムすることを指します。メインメモリのアドレス空間はI/O Oアドレス空間として使用されます。このように、メインメモリにアクセスする命令をペリフェラルの特定のレジスタにアクセスするために使用できるため、特別な I/O 命令が必要なく、CPU の設計を簡素化できます。

(2) 個別のアドレス指定: I/O 操作とメモリ操作をより明確に区別するために、通常、I/O アドレスはストレージ アドレスとは別にアドレス指定されます。このように、システム内のストレージ アドレスとは関係のない別の I/O アドレスが存在し、CPU にも入出力操作専用の I/O 命令と制御ロジックが必要になります。

43. I/O編成方法とは何ですか? I/Oの整理方法にはどのようなものがありますか? それぞれの特徴は何ですか？

回答: I/O 構成とは、ホスト コンピューターと外部デバイス間の情報交換の方法を指します。ホスト コンピュータと周辺機器の間の情報交換には、プログラム クエリ、割り込み、DMA、チャネル、周辺プロセッサの 5 つの方法があります。

システム構造の観点から見ると、最初の 2 つの方法は CPU 中心の制御に基づいており、どちらも CPU がプログラムを実行して I/O データを転送する必要があります。一方、DMA とチャネルの 2 つの方法はメインメモリに基づいています。 . メインメモリと周辺機器の間でデータを直接転送できます。最後の方法では、入出力制御にマイクロまたは小型コンピューターが使用されます。プログラム クエリおよびプログラム割り込みメソッドは、比較的低いデータ転送速度の周辺機器に適していますが、DMA、チャネル、および周辺プロセッサは比較的高いデータ転送速度の周辺機器に使用されます。プログラムクエリ型は制御が簡単ですがシステム効率が非常に低く、割り込み型はサービスプログラムを通じてデータ交換を完了し、ホストとペリフェラル間の並列性を実現し、DMA型はハードウェアによるデータ送信を実現し、速度は速いですが、同じ種類のペリフェラル デザインのみを制御できます; チャネル タイプは、実行チャネル プログラムを使用して異なる種類の機器の制御と管理を実現し、並列性がさらに向上します; ペリフェラル プロセッサ モードは柔軟性が高く、平行性。

44. クエリ モードと割り込みモードの主な類似点と相違点は何ですか?

回答: どちらの方法も CPU 中心の制御方法であり、CPU が I/O データ送信用のプログラムを実行する必要があります。プログラムクエリ制御はシンプルですが、システム効率が非常に低く並列動作は実現できませんが、割り込み型はサービスプログラムを介してデータ交換を完結させ、ホストとペリフェラル間の並列性を実現します。

45. 中断とは何ですか? 割り込み技術はコンピュータ システムにどのような影響をもたらしますか?

回答: 割り込みとは、コンピュータが通常のプログラムを実行しているときに、システム内で何らかの異常な状態や特別な要求が発生し、CPU が実行中のプログラムを一時停止し、CPU が終了した後に発生したイベントの処理を開始するプロセスを指します。処理中は、自動的に元の中断されたプログラムに戻り、実行を継続します。割り込みの機能: (1) ホストは外部デバイスと並行して動作します、(2) リアルタイム処理、(3) ハードウェア障害処理、(4) マルチプログラムおよびタイムシェアリング操作。

46. 割り込みシステムはなぜ割り込み調停を行うのですか? 割り込み調停はいつ行われますか? 仲裁はどのように行うのですか?

回答: (1) 割り込み優先順位には 2 つの意味があります: (A) 1 つは割り込み要求と CPU の現在のプログラム優先順位の問題です; (B) もう 1 つの意味は、さまざまな割り込みソースの中で誰がより緊急であるかの問題です。(2) 方式: (A) ソフトウェア、(B) ハードウェア: より高い効率を得るために、一般にハードウェア調停方式が採用されます。アービトレーション ロジックは、アービトレーション方式に応じて異なる構造を持つことがあり、そのコンポーネントはデバイス インターフェイス、CPU 内部、またはその両方にある場合があります。その機能は、CPU の応答を判断し、最も優先度の高い要求元を見つけることであり、この要求を受信すると判断された場合、CPU は割り込み応答信号 INTA を送信します。(C) ソフトウェアとハ​​ードウェアの組み合わせ。割り込み調停は、割り込み処理の 2 番目のステップ、つまり割り込み要求の後、割り込み応答の前に発生します。

47. 外部デバイスの主な機能は何ですか? どのようなカテゴリに分類できますか? 各カテゴリの代表的なデバイスは何ですか?

回答: 外部デバイスの主な機能には、データの入力、出力、バッチ保存、情報処理などがあります。周辺機器は、入出力機器、補助記憶装置、端末機器、プロセス制御機器、オフライン機器の 5 つのカテゴリに分類できます。その典型的な機器には、キーボード、プリンタ、ディスク、インテリジェント端末、デジタル/アナログ コンバータ、およびキーボード フロッピー ディスク データ ステーションが含まれます。

48. 磁気表面メモリの特徴は何ですか?

回答: 磁気表面メモリには次の注目すべき機能があります。

（１）記憶密度が高く、記録容量が大きく、ビット当たりの価格が低い。

（２）記録媒体は再利用可能である。

（３）記録された情報は損失なく長期間保存できる。

(4) 非破壊読み出し。読み出し中に情報を再生成する必要はありません。

(5) アクセス速度が遅く、機械構造が複雑で、作業環境への要求が厳しい。

3. 分析および計算に関する質問

1. マシンの語長が 32 ビット、固定小数点表現、仮数部が 31 ビット、符号が 1 ビットであると仮定します。

(1) 固定小数点原符号整数を表すときの最大の正の数は何ですか? 最大の負の数は何ですか?

(2) 固定小数点の元のコードを 10 進数で表したときの最大の正の数は何ですか? 最大の負の数は何ですか?

答え: (1) 固定小数点の元のコードの整数表現:

正の最大数:

値 = (231 - 1) 10

負の最大数:

値 = -(231 – 1)10

（2）定点原码小数表示：

正の最大数 = (1 – 2-31) 10

負の最大数 = -(1 - 2-31) 10

2. 既存の 1024×1 メモリチップを使用して 16K×8 の容量のメモリを構成した場合。見つけようとする：

(1) このメモリを実装するにはチップが何個必要ですか?

(2) これらのチップが複数のボードに分割されており、各ボードの容量が 4K×8 である場合、メモリに必要なアドレス線の総数は何本になりますか? そのうちの何個がボードの選択に使用されますか? フィルムの選考には何名が使われますか? オンチップアドレスとして何ビットが使用されますか?

答え: (1) 1024×1 の 128 チップが必要です。

(2) メモリに必要なアドレス線の総数は 14 ビットで、そのうち 2 ビットはボード選択に使用され、2 ビットはチップ選択に使用され、10 ビットはオンチップ アドレスとして使用されます。

3. メモリ容量は 32 ビット、ワード長は 64 ビット、モジュール数は m = 8 で、それぞれシーケンシャル方式とインターリーブ方式で構成されていると仮定します。蓄積期間 T = 200ns、データバス幅 64 ビット、バス転送周期 50ns の場合、シーケンシャルメモリとインターリーブメモリの帯域幅はどれくらいになりますか?

答え：シーケンシャルメモリとインターリーブメモリで連続的に読み出されるm=8ワードの情報量の合計は、

q = 64 ビット x 8 = 512 ビット

シーケンシャル メモリとインターリーブ メモリが 8 ワードを連続して読み取るのに必要な時間は次のとおりです。

t2 = mT = 8 × 200ns =1600ns =16 × 10 -7 （S）

t1 = T + （m−1）t =200ns + 7×50ns = 550ns = 5.5 × 10-7 （S）

シーケンシャルメモリ帯域幅 W2 = q/t2 = 512 / (16 × 10-7) = 32 × 107 (ビット/秒)

インターリーブメモリ帯域幅 W1 = q/t1 = 512/(5.5×10-7) = 73×107 (ビット/秒)

4. CPUのアドレスバスは16本（A15～A0、A0は下位ビット）、双方向データバスは16本（D15～D0）あり、制御バスにはメインメモリ関連の信号が!MREQ（メモリアクセス）があります。許可されています、アクティブ ロー )、R/!W (高レベルの読み取りコマンド、低レベルの書き込みコマンド)。メインメモリのアドレス空間は、0～8191 が EPROM チップで構成されるシステムプログラム領域、8192 以降の合計 32K がユーザプログラム領域、最後（最大アドレス）の 4K が割り当てられています。アドレス空間はシステムプログラムの作業領域です。図 1 に示すように。上記のアドレスは 10 進数であり、ワード単位でアドレス指定されます。以下のチップが利用可能です。

EPROM：8K×16ビット(制御端子は!CSのみ)、16ビット×8ビット

SRAM：16K×1ビット、2K×8ビット、4K×16ビット、8K×16ビット

コンピュータのメインメモリを設計するチップを上記のチップから選択し、メインメモリの論理ブロック図を作成してください。

図 1 アドレスの割り当て

回答: メインメモリのアドレス分布とチップの接続図を図 2 に示します。与えられた条件に従って、EPROM 8K×16 ビット チップ 1 つ、SRAM 8K×16 ビット チップ 4 つ、4K×16 ビット チップ 1 つ、3:8 デコーダ 1 つ、NAND ゲート、インバータを選択します。

A12-A0 オンチップデコード用

A15-A13 オフチップデコード用 (8 グループ)

図2 メインメモリのアドレス分布とチップ接続図

5. コンピュータ命令の語長は 16 ビット、アドレスコードは 6 ビットで、命令にはアドレスなし、先頭アドレス、第 2 アドレスの 3 つの形式があります。

解決策: 1 つのアドレスに対して X 個の命令があるとします。

（（24-N）*26-X）*26=M

取得: X=(24-N)*26-M*2-6

コンピュータ命令が２０ビット長で、ダブルオペランド、シングルオペランド、オペランドなしの３種類の命令形式があり、各オペランドのアドレスが６ビットで表現されるように指定されているものとする。質問: オペコードフィールドが 8 ビットに固定されている場合、m 個のダブルオペランド命令と n 個のノーオペランド命令が設計されていますが、この場合、このコンピュータは最大で何個のシングルオペランド命令を設計できますか?

回答: すべての命令は 8 ビット固定 OP フィールドを使用するように設定されているため、このコンピュータの最大命令数は 28=256 です。

ストリップ。したがって、最大 (256-mn) の単一オペランド命令を設計できます。

7. 命令のフェッチ、命令のデコードと数値のフェッチ、計算、結果の送信の 4 段階の操作を完了するための 4 段階のパイプラインがあり、各段階の完了にかかる時間は 100ns、80ns、50ns であると想定されています。

(1) パイプラインの動作サイクルはどのくらいにすべきですか?

(2) 隣接する 2 つの命令間でデータの相関が発生し、ハードウェア上で何も対策を講じなかった場合、2 番目の命令をどれくらい遅らせる必要がありますか?

(3) ハードウェア設計を改善する場合、最低どれくらいの時間を遅らせる必要がありますか?

ほどく：

(1) パイプラインの動作クロック周期 t は 4 ステップの動作のうち最も長い時間を考慮し、t=100ns とします。

(2) データ関連の競合が 2 つの命令間で発生します。

R1、R2、R3を追加； R2+R3->R1

サブ R4、R1、R5； R1-R5->R4

パイプライン内の 2 つの命令の実行を表 6-4 に示します。

表 6-4 パイプラインでの命令の実行

時計 命令	1	2	3	4	5	6	7
追加	私	D	E	W
サブ		私	D	E	W

ADD 命令はクロック 4 で結果をレジスタ ファイル (R1) に書き込みますが、SUB 命令はクロック 3 でレジスタ ファイル (R1) を読み取ります。本来、ADD命令は先にR1を書き込み、SUB命令の後にR1を読み出す必要があるため、SUB命令は先にR1を読み出し、ADD命令の後にR1を書き込むことになり、両命令間のデータ相関が発生します。 。ハードウェア上で何も対策を講じない場合、2 番目の命令 SUB は少なくとも 2 動作クロック サイクル (2×100ns) 遅延する必要があります。

(3) ハードウェアの改良（バイパス技術）により、動作クロックの 1 サイクル（100ns）が遅延する可能性があります。

8. 命令パイプラインは、右フェッチ（IF）、デコード（ID）、実行（EX）、メモリアクセス（MEM）、レジスタファイルへのライトバック（WB）の 5 つの処理セグメントで構成され、合計 20 命令が連続して実行されます。このパイプラインに入力します。

(1) クロック周期を 100ns としてパイプライン処理の時空間図を描きます。

(2) パイプラインの実際のスループット率（単位時間あたりに実行される命令数）を求めます。

解決策: (1)

（2）

9. あるシステムバスの 1 アクセスサイクルは最速の 3 バスクロックサイクルであり、1 バスサイクルで 32 ビットデータにアクセスできます。バスのクロック周波数が 8.33MHz の場合、バスの帯域幅は MB/s 単位でいくらですか?

解決策: バス帯域幅 = データ幅 × バス サイクルの最大周波数

=（32/8）バイト×（8.33/3）M/s

= 11.1MB/秒

10. ディスクパックには 6 枚のディスクがあり、各ディスクには 2 つの記録面があり、記憶領域の内径は 22cm、外径は 33cm、トラック密度は 40 トラック/cm、ビット密度は 400b/cm、回転速度は2400r/minです。ただ尋ねてください：

(1) 利用可能なストレージ プレーンはいくつありますか?

(2) 円筒面はいくつありますか?

(3) ディスクグループ全体の合計ストレージ容量はいくらですか?

(4) データ転送速度はどれくらいですか?

(5) あるファイルの長さがディスク 1 枚の容量を超える場合、そのファイルは同じ記憶面に記録されるべきですか、それとも同じ円筒面に記録されるべきですか? なぜ？

(6) 固定長情報ブロックレコード形式を採用する場合、ダイレクトアドレッシングの最小単位は何ですか? アドレッシングコマンドでディスクアドレスを表現するにはどうすればよいですか?

答え: (1) 6×2 = 12 (プレーン)、使用可能なストレージ プレーンは 12 個あります。

(2) 40×(33－22)/2=220(トラック)、円筒面は全部で220個あります。

(3) 12×22π×400×220=73×106(ビット)。

（４）データ伝送速度＝（２２π×４００）／（６０／２４００）＝１．１×１０６（ｂ／ｓ）＝０．１３８×１０６（Ｂ／ｓ）。

(5) 同一円筒面上に記録する。このようにアクセス速度が整えられているからです。

（６）固定長情報ブロック記録フォーマットを採用する場合、ダイレクトアドレッシングの最小単位はセクタとなる。ディスク アドレス: ドライブ文字、シリンダー番号、ディスク番号、セクター番号。

11. あるディスクストレージの回転速度は 3000r/min、記録面は 4 面、トラック数は 5 本/mm、各トラックに記録される情報は 12288B、最小トラック直径は 230mm、合計 275 トラックあります。 。 質問：

(1) ディスクストレージの記憶容量はどれくらいですか?

(2) 最大ビット密度と最小ビット密度はどれくらいですか?

(3) ディスクのデータ転送速度はどれくらいですか?

(4) 平均待ち時間はどれくらいですか?

ディスクアドレス形式スキームを指定します。

答え: (1) 各レコードの情報容量 = 12288 バイト、各記録面の情報容量 = 275×12288 バイト、合計 4 つの記録面があるため、ディスク ストレージの総容量は

4 x 275 x 12288 バイト = 13516800 バイト

(2) 最高ビット密度 D1 は、最小トラック半径 R1 (R1 = 115mm) に従って計算されます。

D1 = 12288 バイト/2πR1= 17 バイト/mm

最低ビット密度 D2 は最大トラック半径 R2 に従って計算されます。

R2 = R1 + (275/5) = 115 + 55 = 170mm

D2 = 12288 バイト/2πR2 = 11.5 バイト/mm

(3) ディスクのデータ転送速度

r = 3000/60 = 50 サイクル/秒

N = 12288 バイト (チャネルごとの情報容量)

C = r×N = 50×12288 = 614400 バイト/秒

(4) 平均待ち時間 = 1/2r = 1/2 x 50 = 1/100 秒 = 10 ミリ秒

(5) ローカルディスクストレージは 1 つだけであると仮定します。記録面は 4 面あり、各記録面には 275 トラックがあります。各セクターが 1024 バイトを記録すると仮定すると、12288 バイト/1024 バイト = 12 セクターが必要になります。これから、図 9-29 に示すアドレス形式を取得できます。

14 6 5 4 3 0

シリンダ（トラック）番号

ディスク（ヘッド）番号

セクタ番号

図 9-29 アドレス形式

１２．６枚のディスクからなるディスク群、回転速度は２４００ｒ／ｍｉｎ（１分間の回転数）、ディスク面上の有効記録領域の外径は３０ｃｍ、内径は２０ｃｍ、記録密度は６４０ｂである。 /m（ビット/ミリメートル）数）、トラックピッチは0.2cm、プラッターには2つの保護面と1つのサーボ面があります。計算してみてください:

(1) ディスクグループのストレージ容量。

(2) データ転送速度。

解決策: (統一単位が必要であることに注意してください)

（1）（2*6-3）*（30-20）/2/0.2*(2*20/2*PI*640)

（2） (2*20/2*PI*640)*2400/60

13. 2 つの浮動小数点数があります。x=2 Ex×Sx、y=2 Ey×Sy、Ex=(-10)2、Sx=(+0.1001)2、Ey=(+10)2、Sy=( + 0.1011) 2. 仮数部が 4 桁、数字記号が 1 桁、指数コードが 2 桁、指数記号が 1 桁の場合、x+y を求め、演算手順と結果を書き留めます。

ほどく：

なぜなら

、X+Y の計算では、順序、仮数の合計、および正規化のステップを通過する必要があります。

(1) マッチング順序：

△J=Ex－Ey=(-10)2－(+10)2=(-100)2 Ex<EyなのでSxを4ビット右シフト Ex+(100)2=(10)2 =ええ。Sx を 4 ビット右にシフトした後、Sx=0.00001001、丸め後、次数調整と丸めを行った後、SX=0001、

(2) 仮数和：Sx+Sy

0.0001（Sx）

+ 0.1011（Sy）

Sx+Sy=0.1100

結果は正規化された数値になります。

14. 2 つの 10 進数 x = -0.875 × 21、y = 0.625 × 22 があります。

(1) x と y の仮数を 2 の補数形式に変換します。

(2) 指数コードを 2 ビット、指数部を 1 ビット、シャープ記号を 1 ビット、仮数部を 3 ビットに設定し、補数コードにより z = x – y の 2 進浮動小数点正規化結果を取得します。操作ルール。

ほどく：

(1) S1 を x の仮数、S2 を y の仮数とすると、

　　　　　　　S1 = （-0.875）10 = （-0.111）2

[S1] 補数 = 1.001

S2 = （0.625）10 = （+0.101）2

[S2]補数 = 0.101

(2) z = x – y の 2 値浮動小数点正規化結果を求めます。

(A) マッチング順序:

　　　　　　　x の順序コードを jx、y の順序コードを jy とすると、jx = (+01)2、jy = (+10)2、

jx – jy = (01) 2 – (10) 2 = (-01) 2、小次の仮数部 S1 が 1 ビット右にシフトされ、

S1 = (-0.0111) 2、jx オーダー コードに 1 を加えたもの、丸め後、jx = (10) 2 = jy、

　　　　　 　S1 = (-0,100) 2、位置合わせは完了です。

　　　　　　　

(B) 仮数部減算

[S1] 補数 = 11.100

+[-S2] 補数 = 11.011

[S1-S2] 補数 = 10.111 仮数部の合計の絶対値が 1 より大きい

仮数は右に 1 ビットシフトされ、最下位ビットは破棄され、指数コードに 1 が加算されます (右則)。その後、[S1-S2] 補数 = 11.011 (正規化された数)、jx = jy = 11

(C) 正規化結果 011.1011