コンピュータ組織の原則の復習: メモリ システム

ストレージには次のものが含まれます。

記憶の分類

• 記憶媒体別：
  半導体メモリ、磁気面メモリ、光メモリ
• 読み取りと書き込みの性質によると:
  (1) ランダム読み取り/書き込みメモリ (RAM、揮発性メモリ、電源をオフにすると内容が消える): スタティック ランダム アクセス メモリ SRAM、ダイナミック ランダム アクセス メモリ DRAM (2) 読み取り専用メモリ (ROM
  ) 、不揮発性メモリ、電源を切っても内容は消えません）：EPROM、EEPROM、フラッシュメモリ
• コンピュータ内の階層的な役割に応じて
  (1)主記憶装置(メモリ)
  (2)キャッシュメモリ キャッシュ
  (3)補助記憶装置(外部メモリ)

3.1 記憶の階層構造

3.2 半導体ランダムアクセスメモリ（RAM、揮発性メモリ）

3.2.1 スタティック ランダム アクセス メモリ (SRAM)

• 情報を保存する SRAM の原理: 双安定回路の内部クロスフィードバック機構を利用して情報を保存する
• ストレージ機能: 高速、高消費電力、低統合、キャッシュと呼ばれる
  
  
  

3.2.2 ダイナミック ランダム アクセス メモリ (DRAM)

• 情報を保存する DRAM の原理: 情報を保存するためのコンデンサの蓄積電荷の原理に依存する
• 特徴: 低消費電力、高集積、高速。現在、さまざまなコンピュータのメインメモリとして使用されています。
  
  

3.2.3 読み取り専用メモリ (DOM)

ROMの特徴:

• シンプルな構造で、読み書き可能なメモリよりもビット密度が高く、ランダムアクセスに対応
• ROMは不揮発性なので信頼性が高い
• 製造プロセスに応じて、次のように分類できます。
  (1) マスクされた読み取り専用メモリ MROM: メーカーによって書き込まれる、変更できない、信頼性が高く安価、高集積性だが柔軟性が低い
  (2) ワンタイム プログラマブル読み取り専用メモリPROM
  

(3) 消去可能なプログラマブル読み取り専用メモリ EPROM

(4) フラッシュ メモリ False Memory
高速読み取りおよび書き込み、統合が容易
(5) ソリッド ステート ドライブ
フラッシュ メモリ ベースのストレージ アレイ

3.3 主記憶マシンとCPUの接続

3.3.1 メインメモリの構成と制御

3.3.2 メインメモリ容量の拡張

記憶容量: 記憶された情報の総数、容量 = 記憶されたワード数 x ワード長、たとえば 1Kx4、記憶されたワード数は 1k、ワード長は 4 ビット

アクセス時間 T _A : メモリがストリートストレージユニットのアドレスコードから開始して、単独またはデータを保存するまでにかかる時間

ストレージサイクル TM _: CPU がメモリに 2 回連続してアクセスするのに必要な最短の時間間隔。保存サイクルにはアクセス時間が含まれるため、T _M > T _{Aのように少し大きくする必要があります。}

拡張方法:

• ビット拡張：複数のメモリデバイスを使用してワード長を拡張する
  接続方法：複数のメモリのアドレス線、チップセレクト端子、読み書き制御端子を並列に接続し、データ端子を別々に引き出す 複数のメモリのデータ線ビット拡張メモリ チップ システム データ バスのさまざまなビットに接続されており、これらのチップは全体として考慮されます。

• ワード拡張：メモリ内のワード数を増やし、
  各チップのアドレス線、データ線（ビット拡張と比較して、ワード拡張ではデータ線が追加されます）、読み書き制御線を並列に接続し、チップセレクト信号を使用して、各チップのアドレス範囲を区別する
  

• 文字拡張子

3.3.3 メモリチップとCPU間の接続

デコード方法:
(1) フルデコード: 選択されたすべてのフィルムアドレスがデコードに参加します
フルデコードには 2 つのケースがあります:

• 実際に使用されるストレージ容量は、CPU がアクセスできる最大ストレージ容量と同じです。
• 実際に使用される記憶領域は、CPU がアクセスできる最大記憶領域よりも小さいですが、実際の領域のアドレス範囲には厳しい要件があります。

フルデコードの特徴: 使用されるチップのアドレス範囲は独自です

A15～A12が0100、38デコーダのY4バーが0、その他が1、右半分の4枚のカードのCSバーイネーブル端子が1のとき、電源を投入し、4Kx8メモリの内容を抽出します。 。
4+12 チャネルによる CPU アクセス アドレス コード長の分類については、シングル カード 4K は 2 ¹²であり、エンコードに 12 バイナリ ビットが必要となるためです。

(2) 部分デコード
実際に使用する記憶領域が CPU がアクセス可能な最大記憶領域より小さく、他のアドレスに厳密な要件がない場合、このデコード方法を使用できます。

3.4 キャッシュメモリ キャッシュ

主な内容:
(1) 構成と動作原理
(2) キャッシュの基本的なイメージ手法: フルアソシアティブイメージ、ダイレクトイメージ、グループアソシエイティブイメージ
(3) 置換アルゴリズム
(4) ヒット率と関連計算

3.4.1 キャッシュの基本動作原理

3.4.2 キャッシュヒット率

3.4.3 キャッシュアドレスのマッピング方法

(1) ダイレクトイメージ



メインメモリは^{27 個}のパーティションがあるため、最初にメインメモリマークとして 7 ビットバイナリが必要で、キャッシュは合計 16 ラインあり、キャッシュライン番号として 4 ビットが必要です。ラインサイズ（各ブロックのサイズ）は512Bなので、
ブロック内のアドレスを記述するのに9ビット必要になります 前述のメインメモリのアドレス分割

ダイレクトマッピングの特徴：
長所： 実装が簡単、メインメモリのアドレスを使用するだけでよく、特定のフィールドに従って直接判断することで、必要なブロックがすでにキャッシュにあるかどうかを判断できます。 短所： 柔軟性が不十分、ブロック数が
多いメインメモリ内のキャッシュラインは 1 つだけ対応します。ストレージスペースが十分に活用されておらず、ヒット率が低い

(2) 完全連想画像

(3) グループ連想画像

3.4.4 キャッシュの更新および置換方法

(1) キャッシュ更新アルゴリズム

(2) キャッシュ置換アルゴリズム

一般的に使用される置換アルゴリズム:

• ランダム置換アルゴリズム (RAND) は
  、使用状況を考慮せず、候補キャッシュ ラインからランダムにブロックを選択して置換します。パフォーマンスは劣りますが、コストは低くなります。

• 先入れ先出しアルゴリズム (FIFO) は、
  アドレス変換テーブルに履歴ビットを設定し、置き換える際には、最初にキャッシュに転送されたメイン メモリ ブロックを常に置き換えるので、実装が簡単でオーバーヘッドが低くなります。プログラムのアクセス局所性を正確に反映できず、大きなミス率が発生する可能性があります。

• 最も最近使用されていないアルゴリズム (LRU) は、
  グループ内の最も最近使用されていないメイン メモリ ブロックを置き換えます。
  

3.5 仮想メモリ

主な内容：仮想ストレージ（TLB、Page）の基本概念、原理、機能

3.6 外部記憶装置（補助記憶装置）：ハードディスク、CD

主な内容: ハードディスク容量、データ転送速度、シーク時間、平均アクセス時間およびその他の関連計算