埋め込み ~PCB アルバム 6

PCB回路関連6のみ随時更新~~ whaosoft aiot http://143ai.com

1. PCB基板を描画する際のインピーダンス設計の重要性

インピーダンスとは何ですか

電気では、回路内の電流に対する障害をインピーダンスと呼びます。インピーダンスの単位はオームで、多くの場合、複素数の Z で表されます。

Z= R+i( ωL–1/(ωC))

具体的には、インピーダンスは、抵抗（実部）とリアクタンス（虚部）の 2 つの部分に分けることができます。

このうちリアクタンスには容量性リアクタンスと誘導性リアクタンスがあり、容量による電流阻害を容量性リアクタンス、インダクタンスによる電流阻害を誘導性リアクタンスといいます。

インピーダンスマッチングに最適なモデル

ほとんどの RF エンジニアは、インピーダンス整合の問題に遭遇したことがあります。一般に、インピーダンス整合の目的は、「信号源」から「負荷」への信号またはエネルギーの効率的な伝送を確保することです。

もちろん、最も理想的なモデルは、ソース端の出力インピーダンスが 50 オーム、伝送線路のインピーダンスが 50 オーム、ロード端の入力インピーダンスも 50 オームで、50 まで下がることを望むことです。オーム、これが最も理想的です。

しかし、実際にはソース端のインピーダンスが50Ωにならず、負荷端のインピーダンスも50Ωにならないため、複数のインピーダンス整合回路が必要になります。

整合回路はインダクタとコンデンサで構成されますが、現時点では、最適な RF 性能を実現するために、コンデンサとインダクタを使用してインピーダンス整合回路をデバッグする必要があります。

インピーダンス整合の方法

インピーダンスマッチングには主に 2 つの方法があり、1 つはインピーダンスを変更する方法、もう 1 つは伝送ラインを調整する方法です。

インピーダンスの変更とは、コンデンサ、インダクタ、負荷の直並列接続を通じて負荷インピーダンス値を調整し、ソースと負荷のインピーダンス整合を実現することです。

伝送線路の調整とは、電源と負荷間の距離を長くし、容量とインダクタンスによりインピーダンスをゼロに調整することです。

このとき信号は発信されず、エネルギーは負荷に吸収されます。

高速 PCB 配線では、デジタル信号の配線インピーダンスは通常 50 オームになるように設計されています。一般に同軸ケーブルのベースバンドは50オーム、周波数帯域は75オーム、ツイストペア（差動）は85～100オームと規定されています。

インピーダンスマッチングの応用例 - リンギング現象

私はかつてプロジェクトに取り組んでいて、電気信号を測定するときにリンギングの問題に遭遇しました。

伝送路には必ずリード抵抗、リードインダクタンス、浮遊容量が存在するため、標準パルス信号は長い伝送路を通過するとオーバーシュートやリンギングが発生しやすくなります。多数の実験により、リード線の抵抗によってパルスの平均振幅が減少する可能性があり、浮遊容量とリード線のインダクタンスの存在がオーバーシュートとリンギングの根本原因であることが示されています。パルス立ち上がり時間が同じ条件では、リードインダクタンスが大きいほどオーバーシュートやリンギング現象が深刻になり、浮遊容量が大きいほど波形の立ち上がり時間が長くなり、リードが増加します。抵抗によりパルス振幅が減少します。

信号伝送中にインピーダンスの変化が感知されると、信号の反射が発生します。この信号は、ドライブ端からの信号である場合もあれば、遠端から反射された反射信号である場合もあります。反射係数の式によれば、信号のインピーダンスが小さくなると負の反射が発生し、反射した負の電圧により信号がアンダーシュートします。信号はドライバーとリモート負荷の間で複数回反射され、その結果信号リンギングが発生します。ほとんどのチップの出力インピーダンスは非常に低く、出力インピーダンスが PCB トレースの特性インピーダンスより小さい場合、ソース終端がない場合、信号リンギングが必然的に発生します。

実際の回路では、オーバーシュートやリンギングを低減・抑制するために次のような方法が用いられます。

(1) 直列抵抗。抵抗の大きい伝送線路を使用したり、適切なダンピング抵抗を人工的に挿入したりすることで、パルスの振幅を小さくすることができ、オーバーシュートやリンギングの程度を低減するという目的を達成できます。ただし、入力抵抗の値が大きすぎると、パルス振幅が小さくなりすぎるだけでなく、パルスの立ち上がりが遅くなります。したがって、直列に接続するダンピング抵抗の値は適切で、無誘導抵抗を選択し、抵抗の接続位置は受信端に近づける必要があります。

(2) リードインダクタンスを低減します。線路および伝送線路のリードインダクタンスを低減することが最も基本的な方法であり、一般原則は次のとおりです。

リード長を最小限に抑える
リード線やプリント銅箔の幅を太くする
信号の伝送距離を短くする
特に非常に急峻なフロントエッジを持つパルス信号を送信する場合は、リードインダクタンスの小さなコンポーネントを使用してください。これらの問題にさらに注意を払う必要があります。

(3) 負荷回路の等価インダクタンス、等価容量は送信側にも影響し、パルス波形のオーバーシュートやリンギングの原因となる可能性があるため、負荷回路の等価インダクタンス、等価容量は可能な限り低減する必要があります。特に負荷回路のアース線が長すぎる場合には、形成されるアース線のインダクタンスや浮遊容量が大きくなり、その影響が無視できなくなります。

（４）図６に示すように、論理デジタル回路内の信号線にプルアップ抵抗とＡＣ端子負荷を付加することができる。プルアップ抵抗 (推奨) を使用すると、信号のロジックハイレベルを 5V にプルアップできます。AC端子負荷回路のアクセスはトリビュタリ駆動能力に影響を与えず、信号ラインの負荷も増加させず、高周波リンギング現象を効果的に抑制できます。

上記のリンギングは回路条件だけでなく、パルスの立ち上がり時間にも密接に関係しています。回路条件が同じであっても、パルスの立ち上がり時間が非常に短い場合、オーバーシュートのピーク値は大きく増加します。一般に、立ち上がり時間が 1 未満のパルスについては、オーバーシュートやリンギングの可能性が考慮されます。したがって、パルス信号の周波数の選択においては、システム速度要件を満たすことを前提として、より低い周波数の信号を選択することができ、高い周波数の信号は使用しないことを考慮する必要があり、必要がない場合は、先頭の周波数の信号を使用する必要があります。パルスのエッジは急峻すぎてはなりません。これは、オーバーシュートとオーディオビジュアルリンギングを実質的に排除するのに役立ちます。

RF 整合回路のデバッグにおけるスミスチャートの応用

次の情報をスミスチャートに反映できます: インピーダンスパラメーター Z、アドミタンスパラメーター Y、品質係数 Q、反射係数、定在波係数、雑音指数、ゲイン、安定性係数、電力、効率、周波数情報、およびその他のインピーダンスパラメーター。

混乱していますか。インピーダンス円図を見てみましょう。

インピーダンスチャートの構成原理は、入力インピーダンスと電圧反射係数の一対一対応を利用して、正規化された入力インピーダンスを反射係数極座標系で表現することであり、その特性は次のように要約されます。

上半円のインピーダンスは誘導性リアクタンス、下半円のインピーダンスは容量性リアクタンスです。
実軸は純粋な抵抗であり、単位円は純粋なリアクタンスです。
実軸の右半軸はすべての電圧腹(開放点を除く)、左半軸はすべての電圧節点(短絡点を除く)です。
マッチポイント（1、0）、オープンポイント（∞、∞）、ショートポイント（0、0）
2 つの特別な円: 最大のものは純粋なリアクタンス円で、虚軸に接するものは一致する円です。
2 つの回転方向: 反時計回りに負荷に向かって移動、時計回りに波源に向かって移動

アドミタンス円図とインピーダンス円図は対称であり、同じ円図をインピーダンス円図としてもアドミタンス円図としても使用できますが、それぞれの演算を行う際に、インピーダンス円図Aとして使用すると、円グラフをアドミッタンス円グラフとして使用することはできません。

スミス円図にはいくつかの興味深い特徴が示されています。

負荷の前に可変インダクタンス/コンデンサを直列または並列に接続すると、回路図は下図の左側の4つの図に示され、スミスチャートの右側にいくつかの曲線が得られます。

スミスのインピーダンス円とアドミタンス円に対応して、その運動軌跡は次のようになります。

スミスインピーダンスサークルを使用する場合、直列インダクタは時計回りに回転し、直列コンデンサは反時計回りに回転します。
スミスアドミッタンス円を使用する場合、並列インダクタは反時計回りに回転し、並列コンデンサは時計回りに回転します。

2. 「基板レイアウト品質」を迅速に向上

PCB ボード内のコンポーネントのレイアウトは非常に重要です。正しく合理的なレイアウトは、レイアウトをよりすっきりと美しくするだけでなく、プリント配線の長さと量にも影響します。優れた PCB デバイスレイアウトは、改善するために非常に重要です。機械全体の性能を意味します。

では、どうすればレイアウトをより合理的にできるのでしょうか?

無線モジュールを搭載したPCレイアウトのポイント

アナログ回路はデジタル回路から物理的に分離されています。たとえば、MCU のアンテナポートと無線モジュールは可能な限り遠く離れている必要があります。
高周波デジタルトレース、高周波アナログトレース、電源トレース、およびその他の敏感なコンポーネントをワイヤレスモジュールの下に配置することは避けてください。銅線がモジュールの下に敷設される可能性があります。
無線モジュールは、変圧器、高出力インダクタ、電源、および電磁干渉の多いその他の部品から遠ざける必要があります。
オンボード PCB アンテナまたはセラミックアンテナを配置する場合、モジュールのアンテナ部分の下の PCB をくり抜き、銅を敷設せず、アンテナ部分をできるだけ基板の端に配置する必要があります。 ;
無線周波数信号やその他の信号のトレースはできる限り短くする必要があり、干渉を避けるために他の信号はワイヤレスモジュールの送信部分から遠ざける必要があります。
レイアウトでは、ワイヤレスモジュールには比較的完全な電源アースが必要であること、RF 配線にはアース穴用のスペースを残す必要があることを考慮する必要があります。
ワイヤレスモジュールに必要な電圧リップルは比較的高いため、モジュールの電圧ピンの近くに 10uF などのより適切なフィルタコンデンサを追加することが最善です。
無線モジュールは伝送周波数が速く、電源の過渡応答に一定の要件があるため、設計時に性能に優れた電源ソリューションを選択することに加え、電源の合理的なレイアウトにも注意を払う必要があります。電源の性能を最大限に発揮するために、レイアウト時に回路を設計する必要があります。たとえば、DC-DC レイアウトは、リターンを確保するために、還流ダイオードのグランドと IC のグランド間の距離をできるだけ近くすることに注意する必要があります。電流を減らし、パワーインダクタとコンデンサ間の距離をできるだけ近づけます。

線幅と行間の設定

線幅と線間隔の設定は基板全体の性能向上に大きく影響し、線幅と線間隔を適切に設定することで、基板全体の電磁両立性とあらゆる面の性能を効果的に向上させることができます。

例えば、電源ラインの線幅設定は、機械全体の負荷の電流の大きさ、電源電圧の大きさ、PCBの銅の厚さ、ラインの長さから検討する必要があります。線幅は1.0mm、銅の厚さは1オンス(0.035mm)で、約2Aの電流を流します。ライン間隔を適切に設定すると、一般的に使用される 3W 原理などのクロストークやその他の現象を効果的に低減できます (つまり、ワイヤ間の中心距離がライン幅の 3 倍以上の場合、電界の 70% をノイズなしで維持できます)。相互に干渉します）。

電源配線:負荷電流、電圧、PCB の銅の厚さを総合的に考慮すると、通常、電流は通常の動作電流の 2 倍確保する必要があり、配線間隔は可能な限り 3W の原則を満たす必要があります。

信号配線:信号伝送速度、伝送タイプ (アナログまたはデジタル)、配線長を総合的に考慮して、通常の信号線の間隔は 3W 原理を満たすことが推奨され、差動線は別途考慮されます。

RF ルーティング: RF ルーティングの線幅は特性インピーダンスを考慮する必要があります。一般的に使用される RF モジュールアンテナインターフェイスの特性インピーダンスは 50Ω です。経験的な電力によると ≤ 30dBm (1W)、RF 線幅は 0.55mm、銅線は間隔は0.5mmで、正確には50Ω程度の特性インピーダンスも基板工場の協力で調整可能です。

デバイス間の間隔の設定

プリント基板のレイアウトでは、デバイス間の間隔を考慮する必要がありますが、間隔が狭すぎると、はんだ付けや錫による生産への影響が発生しやすくなります。

推奨される距離は次のとおりです。

同様のデバイス: ≥0.3mm

異なるデバイス: ≥0.13*h+0.3mm (h は周囲の隣接するデバイスの最大高さの差)

手はんだ付けのみに使用できるデバイス間の推奨距離: ≥1.5mm

インラインデバイスとパッチデバイスの間に十分な距離を維持する必要があり、1 ～ 3 mm にすることをお勧めします。

ボードの端とデバイスおよびトレースの間の距離を制御します

また、PCB のレイアウトや配線の際、基板端からデバイスと配線間の距離が適切に設計されているかどうかも非常に重要で、

推奨される距離と配置:

コンポーネントの配置:コンポーネントパッドをパネルの「V カット」方向と平行にすることをお勧めします。これは、基板分割時にコンポーネントパッドにかかる機械的ストレスを均一かつ同じ方向にし、損傷の可能性を減らすためです。パッドが落ちる。

デバイスの距離:デバイスと基板の端の間の距離は ≥0.5mm

トレース距離:トレースと基板の端の間の距離 ≥ 0.5mm

ティアドロップによる隣接パッド接続

IC の隣接するピンを接続する必要がある場合は、パッド上で直接接続するのではなく、パッドの外側に接続するのが最適です。これにより、IC のピンが錫でショートするのを防ぐことができます。制作中。また、隣接するパッド間の線幅にも注意が必要で、電源ピンなど一部の特殊なピンを除き、IC のピンサイズを超えないように注意してください。

ティアドロップは、線幅の突然の変化によって引き起こされる反射を効果的に低減し、トレースをパッドにスムーズに接続できるようにします。
ティアドロップを追加すると、トレースとパッドの間の接続が衝撃によって簡単に壊れるという問題が解決されます。
外観の観点から見ると、ティアドロップを追加すると、PCB がより合理的で美しく見えるようになります。

パラメータとビアの配置

ビアホールの適切なサイズ設定は、回路の性能に大きく影響しますが、ビアホールに流れる電流や信号の周波数、信号の難易度などを考慮して適切なサイズを設定する必要があります。したがって、PCBレイアウトには特別な注意が必要です。

また、ビアの位置も重要で、パッド上にビアを配置すると、製造時にデバイスのはんだ付け不良が発生しやすいため、ビアはパッドの外側に配置するのが一般的です。スペースが非常に狭い場合には、パッドに基板メーカーのホールインディスク加工を追加することも可能ですが、生産コストが増加します。

ビア設定の主なポイント:

さまざまなトレースのニーズに応じて、さまざまなサイズのビアを PCB に配置できますが、生産への大きな不都合やコストの増加を避けるために、通常は 3 種類を超えることはお勧めできません。
ビアホールの深さ対直径の比は、一般に 6 倍以下です。これは、6 倍を超えるとホール壁に銅を均一にめっきすることが困難になるためです。
ビアホールの寄生インダクタンスと寄生容量にも注意を払う必要があり、特に高速回路では、その分配性能パラメータに特別な注意を払う必要があります。
ビアホールが小さく、分布パラメータが小さいほど高速回路に適しますが、コストも高くなります。

3. DC-DC回路におけるPCBレイアウトと注意事項

DCDC 電源回路では、回路機能と良好なインジケーターを実現するために、PCB のレイアウトが非常に重要です。この記事では、降圧回路を例として、合理的な PCB レイアウトの作成方法と設計上の注意事項を簡単に分析します。ご質問がございましたら、修正してください。

まず、最も単純な BUCK 回路トポロジーを例として、次の図 (1-a) と (1-b) は、それぞれ上部管がオンおよびオフになったときの電流の方向、つまり電源を示します。ループ部分。回路のこの部分はユーザーの負荷に電力を供給する役割を担っており、大量の電力を負担します。

図 (1-c) の Q1 と Q2 の電流波形を組み合わせると、インダクタンスの存在により、回路の後半では大きな電流変化傾向がなく、 2本のスイッチングチューブ、高い電流スルーレート。PCB レイアウトには特別な注意を払い、この急速に変化するリンクの面積をできるだけ減らし、他の部品への干渉を減らす必要があります。集積化プロセスの進歩に伴い、現在のパワーチップのほとんどは上部チューブと下部チューブをチップに統合しています。

高電流スルーレートの部分を理解したところで、全体的な電源ループのレイアウトに戻りましょう。MPS の非常に人気のある MPQ8633A(B) シリーズ製品を例に挙げます。これは、最大 12 ～ 20A の出力電流を達成できる完全に統合された高周波同期降圧コンバータです。その回路図は次のとおりです。その電力ループ (緑色のマーク) には次のものが含まれます。入力コンデンサ、インダクタ、出力コンデンサ。

また、電力ループは、ループ上のノイズ放射と寄生パラメータを低減するために、できるだけ小さなループ面積を占める必要があります。推奨される PCB レイアウトを図 (3) に示します。次の点に注意してください。

入力電流は不連続であり、寄生インダクタンスによって引き起こされるノイズはチップの耐電圧に悪影響を与えるため、寄生インダクタンスの存在を減らすために、入力コンデンサはチップの入力 Vin と電源グランド PGND の近くに配置されます。チップとロジックユニット。VIN のピンの隣には少なくとも 1 つのデカップリングコンデンサがあり、電源入力端子からの AC ノイズとチップ内部からの電源ノイズ (逆流) をフィルタリングするために使用され、チップのエネルギーも蓄えられます。また、コンデンサはピンの近くに配置する必要があり、2 つの間の距離は 40mil 未満である必要があります。

ループ面積を小さく保ち、ノイズ放射を低減するには、電力ループをできるだけ短く太くする必要があります。

SW 点はノイズ源となるため、電流を確保しながら面積をできるだけ小さくし、FB などの敏感で干渉を受けやすいものから遠ざけてください。

銅の敷設面積とビアの数は、PCB の流量と熱放散に影響します。PCB の電流容量は、PCB の材質、基板の厚さ、ワイヤの幅と厚さ、温度上昇に関連するため、比較的複雑ですが、IPC-2152 規格を通じて正確に検索および計算できます。一般に、MPQ8633A(B) の PCB の場合、VIN (少なくとも 6 個のビア) と PGND (少なくとも 9 個のビア) でより多くのビアをドリルする必要があります。電流制限を回避して異常動作を引き起こすために、SW に敷設されている銅線の幅も広げる必要があります。

電源回路部の説明が終わったら、早速チップのロジック回路部を見てみますが、この部分のPCBレイアウトも特徴的です。

図(3)、(4)と併せて注意点をまとめると以下のようになります。

20mil 以上の幅の配線パスを使用して、BST コンデンサを BST と SW のできるだけ近くに配置します。

ノイズ結合を低減するために、FB 抵抗を FB ピンにできるだけ短く接続します。これはチップの中で最も敏感で障害を受けやすい部分であり、システムが不安定になる非常に一般的な原因です。SW ポイント、インダクタ、ダイオードなどのノイズ源から遠ざける必要があります (非同期降圧では、MPQ8633 の周囲にダイオードはありません)。図に示すように、RFF、CFF、RFB1、RFB2 は可能な限りチップの近くに配置されます。