具体的な施工実験結果は以下の通りです。
- 全加算器の補数加算器・減算器のアナログ回路図。
図1 4ビット全補数加減算器のアナログ回路図
上の図 1 より、図 6.7 に示す実験回路が得られます。
図2 4ビット全補数コード加減算器の設計回路図
図2 4ビット全補数加算器・減算器の設計回路図
以下の表1は、全補数コードの加算と減算の正しさを実験的に検証したときの入力値と出力値です。
表1 フルプラス補数加算器・減算器の真理値表
| 入力 |
出力 |
||||||||||||
| A4 |
A3 |
A2 |
A1 |
B4 |
B3 |
B2 |
B1 |
M |
S4 |
S3 |
S2 |
S1 |
キャリー/サインビット |
| 1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
| 0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
| 1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
| 0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
表 1 の入力結果に対応する出力値のスクリーンショットを次の図に示します。
入力1010、1001加算出力結果
入力0000、1101加算出力結果