1.4 相補コード範囲、オーバーフロー、2の補数加算と減算、加算器、競争と冒険、その他

3 つの正の数を 1 つにまとめたもの

負の数の元のコードの符号ビットは 1 ですが、補数コードは符号ビットを除くすべてを反転したもので、補数コードに 1 を加えます。

フレームシフトの符号ビットは、0が負の数、1が正の数を表しており、簡単に言うと、元の符号の補数値はそのままで、符号ビットを反転するのがフレームシフトです。
8 ビット レジスタの場合:
元のコードは -127 ~ 127 の範囲、つまり 1111 1111~0111 を表します。1111 の補数コードは -127 ~ 127 の
範囲、つまり 1000 0000~0111 を表します
。コード 1111 は、-128 ~ 127 の範囲、つまり 1000 0000 を表します。 ~0111 1111
フレームシフトは、範囲が -128 ~ 127、つまり 0000 0000~1111 1111 であることを示します

補数範囲は元のコードより 1 大きく、負の数の補数コードです。

2. データのオーバーフロー:


方法の概要:

最大桁数を直接減算することです。 


範囲の最大値を超えて正の値の場合は、その値を引いた値(n はビット数 1 バイト = 8 ビット 2 バイト = 16 ビット)、たとえば 127 を超える場合は 200 となります。 , 200-=-56 がこの間隔内にある場合は、-56、
たとえば 500 を出力します。127 を超える場合は、500-256=244 です。間隔内にない場合は、256、244- を減算し続けます。 256=-12 この範囲内で -12 を出力します。

範囲の最小値である負の値を超える場合は、この値にプラスした値を使用します (n はビット数 1 バイト = 8 ビット 2 バイト = 16 ビット)、たとえば、最小値h -344+256=-88 を超える -200 の場合、この間隔内では --88 が出力されます。

オーバーフロー検出

つまり、2 つの正の数を加算すると、最終的には正の数のみになり、2 つの負の数を加算すると、最終的には負の数のみになります。00 の場合、最終結果は 1 または 11 になります。そして最後の 0 はオーバーフローを意味します。 

最上位ビットにはキャリーがありますが、符号ビットにはキャリーがありません。これは、2 つの正の数の合計が負の数であることを示し、オーバーフローが発生します。

最上位ビットにはキャリーはありませんが、符号ビットにはキャリーがあり、2 つの負の数の合計が正の数であることを示し、アンダーフローが発生します。 

 

2 の補数の加算と減算 

 

 

 

2 の補数演算、符号ビットが演算に関与 

つまり、最初に減算を加算に変更し、次に補数を見つけて演算を実行し、最後に演算結果の最上位ビットを符号に変換します (1 がある場合)。

 

 加算器

CI はこのビットへのキャリーを指し、CI+1 は次のビットへのキャリーを指します。このビットの予約ビットは 2 つの数値の加算にキャリー CI を加えたものです。

下位桁上げの場合は 3 桁で、少なくとも 2 桁必要です。

この C の式は、AB+AC+BC という状況を表すこともできます。その式を使用すると、リソースを節約できます。まず、A XOR B は省略できません。これを使用しない場合は、余分な AND を 3 つ使用する必要があります。ゲート、2 つの OR ゲート、使用後は 2 つの AND ゲートと 1 つの OR ゲートのみを使用できます。

ただし、論理式ではこの文は省略されません。たとえば、A+AB=A は AB=0 を意味するわけではありません。ここでも同様です。

AC+BC≠A XOR B、その後 C

3 つの信号を入力し、信号 CI、AI、BI をキャリーし、2 つの信号 SI、CI+1 を出力します。 

 

》1のゲートはOR、=1のゲートはXOR 

 

 

 

 

 

排他的論理和:A⨁B=AB’+A’BA⨁B=AB’+A’B
排他的論理和:A⨀B=AB+A’B’A⨀B=AB+A’B’排他的論理
和と排他的論理和お互いの逆演算。 

競争と冒険

組み合わせ回路では、ある入力変数が異なる経路を経て、異なるタイミングで回路内の特定の合流点に到達することを「競合」といい、競合により回路出力に瞬間的な誤差が生じる現象を「リスク」といいます。 。競争によって生じるバリをリスクテイクと呼ぶ

 

 

順序論理回路には通常、組み合わせ回路メモリ回路が含まれます。  

同期回路ではすべてのフリップフロップが同じクロック動作で動作しており、それ以前から各フリップフロップの入力信号は定常状態にあるため、競合現象はないと考えられます。したがって、メモリ回路における競合アドベンチャー現象は、非同期順序回路でのみ発生すると一般に考えられています。

競争は必ずしもリスクにつながるわけではありませんが、リスクは競争につながる必要があります

 

 

 

 

 

 

 

 

状態遷移表を描くには、まず現在の状態変数をすべて列挙する必要がありますが、この時点では二次状態成分はまだ不明であり、状態遷移方程式に基づいて各二次状態成分の条件を計算します。 

トリガーが接続するのは、現在の状態と特定の状態コンポーネントの二次状態の間の関係です。

Q1、Q1二次状態とQ1電流状態の関係

おすすめ

転載: blog.csdn.net/m0_73553411/article/details/135382742