計算の作成の原則第3章

第3章システムバス

3.1バスの基本概念

1.バスを使う理由

（バスがない場合を想像してください）

2.バスとは

バスは情報伝達ラインのさまざまなコンポーネントに接続されています各メンバーによって共有される伝達媒体です

3.バス上の情報の送信

シリアル - - - - -

遠方からの送信に最適

----------------

平行 - - - - -

----------------

比較的短い距離を送信するのに適しています

伝送距離が長く、回線間で干渉が発生して信号が変形します

4.バス構造のコンピュータの例

1.単一バス構造のブロック図

シングルバス（システムバス）

長いシステムバスと長い時間遅延、重いCPU負荷

2. CPU指向のデュアルバス構造

命令とデータはメインメモリからのもので、CPUとメインメモリ間の通信データが大きい

ただし、外部デバイスとメインメモリの間にチャネルがないため、通信が困難です

3.メモリを中心としたデュアルバス構造のブロック図

2つのバスはまだ連携できません

3.2バスの分類

分類基準

1.オンチップバスチップ内部のバス

2.システムバスコンピュータのコンポーネント間の情報伝送ライン

• 一般的に、データバスは双方向であり、マシンワード長とストレージワード長に関連し、バス幅は、マシンワード長とストレージ長以下です。

• アドレスバスは、ストレージアドレスとI / Oアドレスに一方向で関連しています

• 制御バスが異なります

  ：メモリの読み取りおよび書き込みバスにより、割り込みの確認が可能

3.通信バス

コンピュータシステム間、またはコンピュータシステムと他のシステム（制御機器、モバイル通信など）間の通信に使用されます

お振込方法

• シリアル通信バス
• パラレル通信バス

3.3バスの特性とパフォーマンス指標

1.バスの物理的な実現

2.バスの特性

1. 機械的特性、サイズ、形状、ピン数の順序

2. 電気的特性、伝送方向、有効レベル範囲

3. 各機能の送信ラインの機能プロパティ{}アドレスデータ制御

4. 時間特性信号のタイミング関係

3.バス性能指標

1.バス幅データラインの数

2.標準転送速度1秒あたりに転送される最大バイト数（MB ps）

3.時刻同期/非同期同期が同期されていません

4.バス多重化アドレスラインとデータラインの多重化（多重化は主にチップのコーナーを減らすことであり、チップのパッケージが削減されます）

5.信号線の数、アドレス線、データ線、制御線の合計

6.バス制御モードバースト自動調停ロジックカウント

7.他の指標の負荷容量

4バス規格

3.4バス構造

1.単一バス構造

2.マルチバス構造

1.デュアルバス構造

2. 3つのバス構造

3. 3つのバスの別の構造

外部デバイスが拡張バスに接続されており、外部デバイスの速度が影響を受けている

4. 4つのバス構造

高速機器用高速バス、低速機器用低速バス

3、バス構造の例

1.従来のマイクロコンピューターのバス構造

2. VL-BUSローカルバス構造

VL-BUSは高速バスです

3. PCIバス構造

PCIは主に高速機器ISAを接続するために使用され、EISAは低速機器を接続します

4.多層PCIバス構造

3.5バス制御（強調/難易度）

1.バス調停制御

1.基本的な概念

• メインコントロールを備えたマスターデバイス（モジュール）
• スレーブデバイス（モジュール）は、マスターデバイスから送信されたバスコマンドに応答します
• バスの調停制御{
  • 集中式{
    • チェーンクエリ
    • カウンタータイミングクエリ
    • 独立したリクエスト方法
  • }
  • 分散
• }

2.チェーンクエリメソッド

チェーンクエリの機能：BG

優先順位各デバイス局バスBG問い合わせ配列：各I / Oデバイスの優先順位

利点：シンプルな構造

信頼性設計を行う場合、実現が容易です。たとえば、BGを2つのラインに置き換えることができます。

短所：遅い

用途：マイコン組み込みシステムなど

3.カウンタータイミングクエリモード

機能：データケーブル

バスコントロールユニットにカウンターがあります

利点：非常に柔軟な優先順位設定（カウンター）

チェーンと比較して1つ以上のデバイスアドレス行

4.独立したリクエスト方法

各インターフェイスは2行を追加します：BR BG

バス制御ユニットにキューがあり、優先順位を設定できます

2.バス通信制御

1.通信当事者間の調整と協力の問題を解決する目的

2.バス送信サイクル

• アプリケーション配布段階のメインアプリケーションモジュール、バスの調停の決定
• モジュールからマスターモジュールへのアドレス指定フェーズには、アドレスとコマンドが与えられます
• データを交換するためのデータ送信フェーズのマスターおよびスレーブモジュール
• エンドステージのメインモジュール失効情報

3.バス通信の4つの方法

• 統一タイムスタンプデータ転送制御による同期通信
• 応答モードを使用した非同期通信、クロックは一般的な標準ではありません
• 準同期通信同期、非同期バインディング
• 完全にタップするために、別の通信** **システム・バスの各瞬間の可能性

（1）同期データ入力

決まった時期に決まった運用をする

アドレス信号を与える（CPUによって与えられる）->読み取りコマンド信号->デバイスからデータ信号を与える（データバスによって与えられる）->データ信号、制御信号キャンセル->アドレス信号キャンセル

同期データ出力

アドレス信号を与える->データを与える->書き込みコマンドを与える->書き込み操作-> CPU、マスターデバイスがデータを取り消す、書き込みコマンド->アドレス情報を取り消す

すべてのスレーブ（マスターおよびスレーブ）モジュールはタイムスタンプを使用します。複数のモジュールの場合、最も遅いモジュールを選択する必要があります

（2）非同期通信

同期クロックと比較して、固定幅および固定距離のクロックはありませんが、2つのラインがあります。

信頼できるデータ送信を完了することができます

（3）準同期通信

同期機能

• 送信者はシステムクロックのリーディングエッジを使用して信号を送信します
• レシーバーは、システムクロックのバックエッジを使用して判断および識別します

非同期

• 異なる速度のモジュールが調和して機能できるようにする
• 「待機中」の応答信号を追加する

入力データを例とした準同期通信タイミング

T1メインモジュールの送信アドレス

T2モジュールからコマンドを送信する

Tw WAITが低い場合、Tを待つ

Tw WAITが低い場合、Tを待つ

……

T3はモジュールからのデータを提供します

T4モジュールからデータを撤回し、マスターモジュールがコマンドを撤回する

（4）準同期通信（同期と非同期の組み合わせ）

データを読み込む->アドレスを与える->読み込みコマンド-> WIAT信号->データライン

CPUがアドレス信号を出す-> CPUが読み取り信号を出す-> WAIT信号を出す、それが低レベルかどうかを確認する->検出する-> WAITがハイになるまで->読み取り信号とデータ信号がキャンセルされる->アドレス信号がキャンセルされる

上記3種類の通信の共通点

1つのバス送信サイクル（例として入力データを使用）

• メインモジュールはバスを占有するアドレスとコマンドを送信します
• スレーブモジュールはバスを占有せずにデータを準備します。バスはアイドルです
• スレーブモジュールはバスを占有するためにデータをマスターモジュールに送信します

（5）個別通信

システムバスのあらゆる瞬間の可能性を最大限に引き出します

1バス転送サイクル

• サブサイクル1のメインモジュールアプリケーションはバスを利用します。つまり、使用後、バスの使用権を放棄します。

• 2サブ期間のモジュールからアプリケーションがバスに乗るバス上の様々な情報を、

個別の通信特性

1.各モジュールはバスを占有するために適用する権利を持っています

2.相手の応答を待たずに同期して通信する

3.各モジュールがデータを準備するとき、バスを占有しません

4.バスは占有されており、アイドル状態ではありません