コンピュータ章ストレージ・システムの原則(1)

4.1ストレージシステムの階層

1.基本的なストレージシステム

  1. メインメモリへの入力デバイスプログラムやデータ、
  2. CPUの命令フェッチ。
  3. CPUは、命令の実行中にデータを読み込みます。
  4. CPUライトバック動作の結果、
  5. 出力デバイスの結果。

2.低速のメインメモリを引き起こします

  • メインメモリの成長はCPUと同期していません。
  • 命令の実行中に複数のアクセス・メモリ;
    ここに画像を挿入説明

3.不十分なメモリ容量の主な原因

  • 技術的要因は、マザーボード、CPU、マザーボードや他の指標従来の容量によって決定される制限があります
    ここに画像を挿入説明
  • メイン・メモリ・アプリケーションは拡大し続けて
    ここに画像を挿入説明

4.ストレージ階層の階層構造

ここに画像を挿入説明
ここに画像を挿入説明

  • L1キャッシュはCPU、サブデータに統合キャッシュ(Dキャッシュ)と命令キャッシュ(Iキャッシュ)
  • 初期のL2キャッシュのCPU内のマザーボード上、または同じ回路基板と統合されています。L2キャッシュ・プロセスの改善にかかわらず、Dキャッシュの、CPUコアに統合され、そしてI-キャッシュ

ハーバードアーキテクチャ(ハーバードアーキテクチャ)
ここに画像を挿入説明

  • 命令およびデータを格納するメモリ構造が別々に格納され、そしてサポートすることができる:パラレルにデータおよび命令を格納する、命令は、プロセッサの効率を改善することが期待され、また、命令およびデータは、マイクロチップ社のPIC16のような異なるデータ幅を有していてもよいですチッププログラム命令は14ビット幅であるが、データは8ビット幅です。
  • 現在使用されているハーバードアーキテクチャ:PICシリーズ、モトローラのMC68シリーズ、ザイログのZ8シリーズ、AtmelのAVRシリーズとARMのARM9、ARM10およびARM11。

ストレージシステムの階層構造の理論的根拠5

地域の原理

時間的局所性

  • 情報は現在2が近い将来に再びアクセスされるアクセスされ、
  • ループ構造:プログラム構造は、時間的局所性を反映しています

空間的局所性

  • 2今、アクセス情報、2近傍の情報を次回アクセス
  • プログラムの構造は、空間的局所性を具現化:シーケンスストラクチャ

メインメモリの4.2データ編成

1.ストレージ語

  • メインメモリに含まれるメモリセルのビットの数。
  • 現在最も主コンピュータ・メモリ・バイトのメモリワード長はまた、16ビットのワード長、32ビットのワード長および64ビットワード長として、増加して対処。

2.データストレージとの境界との間の関係

  1. データ境界位置合わせを格納することによって
    ここに画像を挿入説明
  2. 境界整列データストレージは失敗します
    ここに画像を挿入説明
  3. (実施例32)のメモリアドレスとの境界整列関係
    ここに画像を挿入説明
  • ダブルワード境界アライメントデータ000の開始アドレスは、過去3(8バイトの整数倍)です。
  • 開始アドレスの長いリストの末尾に並ぶ2つの境界00(4バイトの整数倍)。
  • 最後のビットの開始アドレスの境界整列の半分の長さ0(2バイトの整数倍)であります

ここに画像を挿入説明

3.ビッグエンディアンとリトルエンディアンストレージ

詳細なビッグエンディアンとリトルエンディアン

  • ビッグエンディアン:データの最上位バイト・アドレス(MSB)のアドレス
    下位アドレスの上位バイトに対応している、高アドレス下位バイト対応
  • リトルエンディアン:データの最下位アドレス・バイト(LSB)アドレス
    下位アドレスの下位バイトに対応し、高いアドレス上位バイト相当の
    ここに画像を挿入説明
    例:メモリに格納された0x12を34 56 78デジタル
大端模式下:
低地址----------->高地址
0x12 | 0x34 | 0x56 | 0x78
小端模式下:
低地址----------->高地址
0x78 | 0x56 | 0x34 | 0x12

4.3スタティックメモリ作品

1.SRAMメモリセル構造

ここに画像を挿入説明

2.SRAM記憶部作品

ここに画像を挿入説明
書き込みプロセスは
ここに画像を挿入説明
、プロセスが読ん
ここに画像を挿入説明
残ります
ここに画像を挿入説明

3. SRAMの構造

スタティックメモリに分割されている単一の符号化構造およびデコーダの二重構造
ここに画像を挿入説明
ここに画像を挿入説明
6116スタティックメモリ構造
ここに画像を挿入説明
2114スタティックメモリ構造
ここに画像を挿入説明
ここに画像を挿入説明


4.4動的メモリ作品

1.SRAM不十分記憶部

ここに画像を挿入説明

メモリセル2.DRAMの基本的な構造

ここに画像を挿入説明

3.DRAM記憶部ワークス

ここに画像を挿入説明
ここに画像を挿入説明
ここに画像を挿入説明
ここに画像を挿入説明

リフレッシュ4.DRAM記憶部

  • リフレッシュサイクル:2つのリフレッシュ間の時間間隔。
  • DRAMは、列をデコードする行RDAMチップメモリ​​マトリクスの数を知る必要が二重構造を更新します。
  • リフレッシュアドレスカウンタによって与えられたリフレッシュアドレス

ここに画像を挿入説明
ここに画像を挿入説明
ここに画像を挿入説明

SRAMへ5.DRAMコントラスト

ここに画像を挿入説明

DRAMメモリセルの前記その他の構成

ここに画像を挿入説明
ここに画像を挿入説明


4.5ストレージ拡張

基本的な概念とストレージ拡張のタイプ

ストレージ拡張ビット拡張、拡張ワード、ワードのビット拡張に関係なく、ストレージ拡張のタイプのCPUとメインメモリのアドレスラインとの間に完了する必要があり、データ線、ケーブル制御を含みます
ここに画像を挿入説明

例えば2ビット拡張

ここに画像を挿入説明
ここに画像を挿入説明

例3拡張ワード

ここに画像を挿入説明
ここに画像を挿入説明

4.ワードビット拡張しながら

ここに画像を挿入説明

公開された107元の記事 ウォン称賛68 ビュー7760

おすすめ

転載: blog.csdn.net/weixin_43092232/article/details/105159508