コンピュータシステムの構造と組成 - 章コンピュータ・ロジック・コンポーネント

コンピュータ・ロジック・コンポーネント：

• 組み合わせ論理回路：
  • 定義：論理回路の出力状態の場合だけにしてロジックが組み合わせ論理回路であることを言って、過去にかかわらず、入力状態の、関連する状態に入ります
  • 一般的に使用されるデバイス：
    • トライステート回路：
      • 用途：重要なバスインタフェース回路
      • トライステート：
        • 正常0状態：出力インピーダンスは非常に低く、また、低抵抗状態として知られている0
        • 通常状態1：出力インピーダンスは非常に低く、また、低抵抗状態として知られています
        • ハイインピーダンスZ：出力ハイインピーダンス、それが「オフ」とみなすことができます
      • メニューと論理図：
        • 
      • アプリケーション例：
        • 
        • トライステートゲート駆動共通バスの数は、最も一般的なアプリケーションです。そして、バスは「上」、それ以外の場合はバスの正常な動作を妨害することはできません
        • 信頼性の高い動作のために、高抵抗状態へ正常状態からのトライステート回路は、高速のハイインピーダンス正常状態への遷移の過程よりも常に
    • XORゲート：
      • メニューと論理図：
        • 
      • アプリケーション：
        • オリジナルコード/アンチコード出力回路：
          • 制御端子としての排他的ORゲートの一方の入力端子、デジタル入力端子のための他方の入力端子
          • 関数テーブルにより得られる：制御端子が1である場合、出力が反転された入力、0である場合、制御端子、入力元のコードの出力
          • 例：
        • 半加算器：
          • 拘わらず、加算器のキャリー入力
          • 2つのデジタルAときに_I、B _Iは、（セミアディティブ呼ばれる）算術加算を行い、長いAのように_I、B _Iは、 XORゲートの入力に印加され、XORゲート機能は表から明らかであり、Yの出力_Iは、セミアディティブと
          • 例：
        • デジタルコンパレータ：
          • デジタルA _I、B _I、XORゲートの入力端子に印加され、メニューは、そこを見ることができる：A場合_私は= B _I、次いでY _I = 0; A _I！B = _I、  次いでY _I = 1
            
          • 例：
        • パリティ検出回路：
          • 図2.8は、A 8つのパリティ検出回路であり、_0-7は、F = 1、奇数番号1を含み、場合_0~7 1の偶数、F = 0
          • 
    • 加算器：
      • ハーフ加算器
      • 全加算器：
        • 加算器のキャリー入力を考えてみましょう
        • X- _N-、Y _N-及びキャリー入力Cの_{N- 1-}  全加算と呼ばれる和演算結果F. _N-が 呼び出さフルアディティブ
        • メニュー：
        • そして、図論理式：
        •  
        • 
      • nビット加算器：
        • 原理： nは全加算器を与えるために、Nビット加算器に接続することができます。
        • 短所：
          • 加えて、長い時間
            • シリアル伝送であり、そして標準全加算器F.間ビットキャリーので_、私はキャリー低いCを待たなければならない_I-1が順番になるように来て、時間を追加するための桁数
            • のみ動作速度加算器を改善するために前方にビットごとの転送経路を変更することにより
        • ソリューション：
          • 「先読み発生回路、加算器と呼ばれる迅速な追加を可能にする、あなたを運ぶ同時に形成」、-lookahead加算器
            • 先読み発生回路：
              • 生成先見回路がされ、あなたが運ぶ条件に従って形成達成キャリー伝達関数Pの導入_I及び桁上げ生成関数G _I発現を簡素化するために
    • 算術論理ユニット（ALU）：
      • 様々な算術および論理演算の組み合わせ論理回路
        
      • 基本的な論理構成がある先見加算器
      • 加算器を変更することにより、G _IとP _Iは、より多くの計算能力を得るために
      • 例：
        • 「四加算器」回路を有する4は、16ビットALUで構成することができます
          
        • 
        • （グループ）チップは、シート（群）間の高速キャリーある区分キャリー転送であります
        • F.形成₀〜Fで₁₅時間が比較的長くされます
        • 改良：
          • 上記16ビットALU「は16ビットALUを達成するための方法で同様の4つのルックアヘッド加算器「メタ高速キャリー」を形成する4ビットの各セットとして使用されている場合はグループ高速キャリー 4を導入し、」関数Gの組を生成キャリー_Nを、その後、高速16ビットALUを得ることができます
          • 
    • デコーダー：
      • O：  N-入力変数、2 ^N-番目（又は2以上の^N-番目）出力.. 入力がいくつかの組み合わせである場合、0（又は1）に対応し、残りの出力が1（又は0）、E = 0は、しばしば「有効」に設定されている唯一の出力、「制御端子E、ときに、機能が無効になっている復号、全ての出力が1（又は0）であります
      • 用途は：入力コードは、必要な操作コードを達成するために、対応する制御電圧に変換されます
        
      • 拡張：
        • 例：
          • 2つの入力、メニューの4つの出力論理図。
          • デコーダ16の入力の拡散出力にデコーダ入力の3つの2~8出力4
          • 
    • データセレクタ（マルチプレクサセレクタスイッチまたはマルチプレクサ）：
      • O：出力として複数の入力チャネルからデータチャネルを選択
      • 拡張：イネーブル端子は、チャネルセレクタの数を拡張するために使用することができます
      • 例：
        • 
        • S ₀、S _1は、チャンネル選択信号であります
        • Gトライステート制御端子であり、セレクタは、チャネルの数を拡張するために使用することができます
        • D ₀〜D _3つの入力データ

 

• 順序論理回路：
  • 定義：論理回路の出力状態のみ、入力と状態についてだけでなく、論理回路これまで関連回路の入力状態に
  • 一般的なデバイス：
    • トリガー：
      • ステータス情報を記憶するメモリ素子、タイミング回路の基礎を形成します
      • 種：
        • 潜在的なトリガートリガー：
          • 特徴：レジスタを構成するために使用される単純な構造で、
          • 例：
            • フリップフロップ（ラッチ）をロック：
        • エッジ・トリガフリップフロップモード：
          • 入力：非従来型CPの到着は、フリップフロップではない遷移時の入力データに対して規則遷移（正または負方向の遷移）であり、CP = 1クロックパルスCPを受信し、CP = 0データを受信 
          • 正エッジ・トリガ：のみの立ち上がりエッジでデータを受け取ります
          • 負のエッジ・トリガ：のみの次の立ち上がりエッジまでのデータを受け取ります
          • 例：
            • Dフリップフロップ：
              • メニューと論理図：
              • ：特長強力な抗干渉を有する容量データ端子
                
              • 用途は：それはまた、コンレジスタ、カウンタ及びシフトレジスタに使用することができます
        • マスター - スレーブトリガートリガー：
          • 組成：基本的に、入力データを受信することにより得られた二つの電位のカスケードをトリガーがマスタフリップフロップであり、フリップフロップは、マスタフリップフロップからの出力を受け、フリップフロップから主同期制御信号は相補的です
          • 例：
            • JKフリップフロップ：
              • メニューと論理図：
              • 用途：カウンタと、マスタフリップフロップのために、組成物に使用されるカウンタ
    • レジスタとシフトレジスタ：
      • 用途：それは一時的にデータや命令などを格納するために、コンピュータの重要な部分であります
      • 作曲：フリップフロップ、コントロールゲートの一部
      • シフトレジスタ：シフトレジスタ機能、入力データフリップフロップを増加させる制御論理回路
      • 例：
        • 4ビットのレジスタ
        • Dがからなる4ビットのレジスタのポジティブエッジでトリガフリップフロップ
        • エッジにおいて、レジスタに外部データにCPプラスの効果
    • カウンター：
      • 用途： 1メートルのコンピュータとデジタル回路の共通
      • 同期：同じクロック信号から各トリガパルスは、フリップフロップが同時に反転します
      • 例：
        • 進同期カウンタ：
          
        • フリップフロップ各カウンタクロックパルス信号が各フリップフロップと同時に、同じによって提供されます
        • キャリーをカウントするための高速道、およびトリガーカウンターでコアを使用して一緒に
        • プリセット数：重要な機能

 

• アレイ論理回路：
  • アレイ：シリコンチップ上のアレイ状に配置されている論理要素を指し
  • 特長：ユーザがプログラムし、システムのハードウェアのサイズを小さくすることがあります
  • 種：
    • ROM（読み出し専用メモリ）：
      • 単語：からなるバイナリ情報の数
      • ビット：各バイナリ情報
      • 記憶部：情報を記憶する手段、からなるワード
      • アドレス（アドレス）：見つけるためのワードに格納されているメモリ番号の各単語の
      • 組成：アドレスデコーダ、記憶部
      • 容量：一般的に示さ「ワード線、ビット線×」
      • 情報を記憶することを示している：設定または設定によって格納されたバイナリ情報を表すために、例えばトランジスタ、ダイオード、またはヒューズ素子として 
      • 動作原理：各メモリユニットに格納されたコードを読み出すために、ワード線、ビット線、ワード線の駆動により移動し、入力アドレスに応じた出力のいずれかを（ワード線と呼ばれる）を選択するアドレスデコーダ、
      • 短所：
        • ユーザが単語が提供できるよりワードのROMのROMに格納される場合がある多くのROMの記憶部は、ダイ面積の浪費をもたらす、アイドル状態になり
        • ROMには、任意の所与のアドレスに対するアドレスと単語の間に1人の関係、のものがある、1つの単語だけを読み出し、従って、たとえ単語の同じ数の含有量は、単位保存することはできません
      • 構造：
        • 
          
    • PLA（プログラマブルロジックアレイ）：
      • 組成：配列、または配列
      • 用途：広く存在コントローラの組成物で使用され、固定された機能を格納するランダムロジックに実装されています
      • 特徴：以下、記憶部と、大量の情報を記憶することができます
    • PAL（プログラマブルアレイロジック）：
      • 特長：
        • そして、配列は、プログラム可能である、またはプログラム可能な配列ではありません
        • プログラミングは、即ち、書き換え可能なプログラムすることができない、使い捨てであります
        • PAL装置がさらに提供される特定のメモリ素子にもフィードバック機能、即ち、出力が出力端子に供給することができるを有していてもよく、入力信号として使用されます
    • GAL（ジェネリックアレイロジック）：
      • 特長：
        • 利用可能な電気的に消去可能な、再プログラム可能な高速PLD（プログラマブルロジックデバイス）
        • 消去及び書き換え可能な100回以上、データが完全に消去に数秒で、20年以上のために保存して処理をプログラミングすることができます
        • 論理出力は、そのプログラミングによって、出力様々な形態が大幅に強化され、それによって、得ることができ、マクロセル
    • GA（ゲートアレイ）：
      • 使用方法：特定の集積回路の大量生産を実現するために使用される（ASIC）
      • ユーザデバイス半分（セミカスタムデバイス）：マスター・プロセスは、ユーザが長いベースユニットとベースユニットの内部配線、それとの間の相互接続のように、論理図を送信すると、全体の集積回路製造プロセスのほとんどを完了
      • 特長：
        • プレハブ「マスター」は、通常、基本単位回路のレイアウト設計上の行と列に配置された一定のピッチ、マスタで実行される使用
        • 半ユーザデバイス
        • デザイン・オートメーションが高いです
        • 短い設計サイクル
        • 低コスト設計
    • MCA（マクロセルアレイ）：
      • 組成：ドア改良さアレイ、マクロセルアレイを生成し、マクロセルは、いくつかの基本セルによって構成されています
      • 特長：
        • 論理関数比較的強く、レイアウトゲートアレイよりしたがって、高密度
        • ユーザ装置は半です
        • 短い製造サイクル
    • SCA（ノーマルセルアレイ）：
      • スタンダードセル（セルポリオール）：予め設計機能ユニットはドアであってもよい（例えば、加算器のような）特定の機能またはトリガ機能ブロック
      • 組成：標準ビットベースユニット
      • 特長：
        
        • すべての単位は、図のチップ配置上のユーザー・ロジックで必要とされています。
        • レイアウトと実装が容易
        • ユーザ装置は、予め半チップ良好で大量に製造することができません
    • FPGA（フィールド・プログラマブル・ゲート・アレイ）：
      • 作曲：
        • プログラマブル論理マクロセル（CLB）
        • プログラム可能な入力出力マクロセル（LOBを）
        • インターコネクトリソース
        • 再構成可能な論理の書き換え可能なメモリ
      • 特長：
        • LSIは、回路が何百万人に数万人に達するドアで構成しました
        • これは、編集、複数のユーザーが論理的なことができます

 

参考 - 「構造におけるコンピュータの構成」 - 清華大学、王Aiying