Pa Pa unas nuevas características DDR4 y algunas consideraciones sobre el diseño de PCB
Traslado desde http://www.elecfans.com/d/906656.html
DDR4 muchas nuevas características, que son útiles para nosotros antes de que la memoria de diseño de PCB ha traído consigo nuevos retos, aunque algunas de las especificaciones antes de poder utilizar, pero hay un montón de lugares diferentes, si todavía está de acuerdo con los métodos de diseño anteriores hacer para demostrar que usted no sabe DDR4, un acceso a la fosa. Hoy vamos a ir a un filete a la plancha sus nuevas características y PCB algunas notas sobre el diseño.
DDRX tendencias y parámetros de contraste
función del pin DDR4
DDR4 nuevo PI el n-
Nuevo DDR4
(1) El nuevo JEDEC POD12 interfaz estándar (voltaje de funcionamiento de 1,2 V);
(2) DBI: reduce el consumo de energía y mejorar la integridad de las señales de datos;
la estructura del grupo Banco (3).: es una estructura de captación previa 8n grupo, puede utilizar dos o cuatro grupo del Banco, lo que permite que la memoria DDR4 se activa por separado cada grupo Banco, leer, escribir o operación de actualización, esto puede resultar en una mayor velocidad de la memoria y ancho de banda;
(4) para cancelar el Dera Ti ng, simulación de temporización ya no es tedioso;
(5) DQ determina dinámicamente Vr de EF (V_ CEN TE R & lt), aumento de las necesidades de los ojos;
(5) una nueva parada programación: DDR4 en el bus DQ se pueden transferir a terminar VDDQ, que la estabilidad incluso cuando la tensión VDD se reduce puede ser garantizada;
(6) New bus de datos CRC técnica, puede ser realizada durante la detección de error de transmisión, especialmente útil para la operación de escritura de memoria no ECC;
(7) para el mando y el bus de direcciones nueva paridad CA; fin de ráfaga de longitud y la longitud de la ráfaga de 8 y 4;
(8) y la normal ODT dinámica: las mejoras de protocolo ODT y el nuevo modo de APARCAMIENTO al modo normal permite extremo de succión dinámica y terminación, sin la necesidad de conducir ODT Pin
(9) La señalización de diferencial (Differential Signaling Technology)
paquete de señales
señal de datos de paquetes DDR3
señal de datos de paquetes DDR4
señales de dirección de paquetes DDR3
señales de dirección de paquetes DDR4
requisitos de diseño
(1) el diseño de línea de dirección cableado necesidad de utilizar el Fly-by topología, no un T-topología a través de la longitud pin lo más corto posible, la longitud de 150 mi El L sobre
(2) VTT pullup resistor colocado en el extremo de la red respectiva, es decir, una posición próxima a la última posición partículas DDR4; nota de que la resistencia de actuación a las trazas de partículas VTT DDR4 lo más corto posible, la longitud de traza es de menos de 500mil; cada VTT una resistencia pull-up correspondiente al filtro se coloca VTT de capacitancia (hasta dos resistencias comparten un condensador)
(. 3) la CPU laterales y de extremo partículas DDR4, cada pasador tiene un condensador de filtro, condensador de filtro tan cerca del pin. línea corta de espesor, como circuitos cortos; la CPU y algunas de las partículas colocaron uniformemente fuera del condensador de almacenamiento, DDR4, partículas que tienen al menos un condensador de almacenamiento por comprimido.
control de impedancia
(1) Una sola línea de composición: 50 ohm
(2) de línea diferencial: 100 ohm
Y la línea de cinta plana
(1), aparte de la almohadilla a la a través del agujero entre el corto plazo, todos los restos que tener línea de cinta, es decir, el interior de traza
(2) Todas las trazas se requieren capa interior emparedada entre dos planos de referencia, es decir, las capas adyacentes no tienen una capa de señal, para evitar la diafonía y trazas divisorias cruz, traza el borde de la placa debe ser mantenida por encima de 4mil terreno de juego;
(3) Prioridad línea de datos plano de referencia GND en ambos lados, el lado de recepción, mientras que su propia fuente de alimentación, pero la distancia desde el plano al plano GND que a la potencia de distancia a la cerca, por líneas de dirección, señal de control, la CLK, el plano de referencia preferida GND y VDD, pueden seleccionarse de entre el GND y GND.
compensación de carga capacitiva
sobrevuelo topología requiere un corto traza stub, cuando la tasa de cambio de la señal de borde es corto en relación con la traza de código auxiliar, y la carga fue capacitiva stub rama. Cargar capacitancia introducido realmente asignados a las huellas, las huellas provoca un aumento en la unidad de capacitancia, lo que reduce la impedancia efectiva de trazas. Por lo tanto en el diseño, debemos ser parte de la impedancia de carga de diseño de traza es alta, la forma más directa y eficaz es reducir el ancho de la línea de alimentación. Después de la capacitancia promedio de la carga, la carga y se llevará a la parte de la línea principal de la impedancia de impedancia constante para lograr un efecto continuo, reflexión reductor.
diseño de PCB pila
(1) toda la línea DQ debe estar en el mismo grupo en la misma capa.
(2) si no se requiere la misma capa de línea de dirección.
(3) Con el fin de reducir vias de código auxiliar generados paño prioridad muy recomendable DQ, DQS, CLK y otras señales en la misma capa. Si toda la BGA son capas superiores, cables de datos tan cerca del abajo capa inferior, y la dirección, las líneas de control puede estar cerca de la capa superior de distancia; cuando BGA en la capa superior, más cerca de la capa inferior, las conexiones de paso del trozo más cortas produce, mejor será la calidad de la señal.
anchura de la línea de seguimiento y el espaciamiento
(1) el ancho de línea y el tono debe satisfacer control de la impedancia, es decir, la línea de 50 ohm de composición única, las líneas diferenciales 100 ohm. ZQ son señales analógicas, el cableado lo más corto posible, y la resistencia lo más bajo posible, a fin de ir a la anchura de la línea que se recomienda tres veces a la anchura de línea de control de la impedancia 50 ohm;
(2) la línea de datos DQ y DBI, el grupo espaciador requerido para cumplir 3W, holding 4W al menos entre el otro conjunto de señales externas;
(3) DQS CLK y otras señales que hacer una distancia de paso de 5W;
(4) a través del agujero en la BGA líneas, los datos del área de intensa dentro del mismo grupo, el paso de las líneas de dirección se puede reducir a 2W, pero requiere trazas tales como corto como sea posible, y la línea recta tanto como sea posible;
(5) si el espacio lo permite, todas las líneas de señales van paso entre líneas tanto como sea posible para asegurar una apariencia uniforme;
(6) otras señales entre la señal de memoria y sin memoria 4 veces el medio debe garantizar distancia pisos.
Mientras requerido
(1) trazas de datos cortos, no más de 2000 milésimas de pulgada, longitud del paquete, etc. hacer, siempre y cuando el grupo de referencia dentro del control de gama error DQS +/- 5mil;
(2) líneas de dirección, líneas de control, el reloj de línea siempre que un conjunto, el otro conjunto de largo alcance CLK de referencia de control de error +/- 10mil;
(3) DQS, línea de reloj diferencial para controlar el rango de error interno de +/- 2mil;
(4) RESET, no es necesario hacer siempre y cuando el control de ALERTA
(5) la longitud real de pasadores de señal debería incluir la longitud de la parte, en la medida de lo posible para obtener la longitud de las partes de pasador, y se introdujo en el software;
(6) debido a un diseño bastante especial núcleo IC, de acuerdo con el nuevo libro de guía de diseño o descripción por la junta de referencia que hacer, especialmente Intel , AMD fichas, por favor, preste especial atención a los requisitos del manual de chips;
La capacidad de potencia
(1) VDD (1,2 V) es la fuente de alimentación del núcleo de DDR3, la distribución de los bolos se dispersa, y la corriente será relativamente grande, un área necesita ser asignado a VDD (1,2 V) en el plano de alimentación; requisitos de tolerancia VDD es 5 %, se describen en la JEDEC en detalle. A través de las capas de condensador planas y una potencia dedicado un cierto número de condensadores de desacoplamiento, la integridad de potencia se puede hacer.
(2) VTT (0,6 V) de alimentación, no es sólo estrechas tolerancias, sino que también hay una gran corriente de entrada, sino que puede lograrse mediante el aumento de la impedancia objetivo condensador de desacoplamiento; como VTT está enfocado a una resistencia pull-up , no es muy dispersa, y hay ciertos requisitos de la corriente, cuando el proceso de VTT fuente de energía, generalmente en la misma capa que el elemento de superficie está conectado directamente por chapado en cobre, el cobre tiene una cierta anchura (120mil).
(3) VREF (0,6 V) requisitos VREF de las tolerancias más estrictas, pero lleva una corriente relativamente pequeña. No tiene que ser rastros muy amplios, y por uno o dos condensadores de desacoplamiento puede alcanzar los requisitos de impedancia objetivo. Debido a las relativamente independiente, gran corriente no recomienda conexión directa al cableado o dispositivos de cobre en la misma capa, ya no asignado al proceso de cableado capa de plano de fuente de alimentación. Nota que el cobre o chapado trazas, la primera a través de un condensador a un pasador de fuente de alimentación del chip y, a continuación, en los que no directamente a la clavija de alimentación del chip de la resistencia de división.
(4) VPP (2,5 V) para activar la fuente de alimentación de la memoria, tolerancias relativamente sueltas, 2.375V mínimo, máximo 2.75V. Actual no es muy grande, por lo general tomar la raíz o dibujar una línea gruesa puede bloquear cobre pequeño.
