Artikelverzeichnis
Operand
Die Operanden können einen der folgenden Typen haben:
- Konstante
- Parameter
- Liniennetz
- registrieren
- Bitauswahl
- teilweise Auswahl
- Speichereinheit
- Funktionsaufruf
Operator
Operatoren in Verilog HDL können in die folgenden Typen unterteilt werden:
- Rechenzeichen
- Vergleichsoperatoren
- Gleichheitsoperator
- Logische Operatoren
- bitweiser Operator
- Reduktionsoperator
- Schichtführer
- Bedingungsoperator
- Operatoren verbinden und kopieren
Die folgende Abbildung zeigt die Rangfolge und Namen aller Operatoren. Die Operatoren werden von der höchsten Priorität (obere Reihe) zur niedrigsten Priorität (untere Reihe) geordnet. Operatoren in derselben Zeile haben dieselbe Priorität.
Rechenzeichen
Arithmetische Operatoren sind
+-*/%
Die Ganzzahldivision schneidet jeden Bruchteil ab. Beispielsweise ergibt 7/4 1.
Der Modulo-Operator findet den Rest mit demselben Vorzeichen wie der erste Operator. Beispielsweise sind die Ergebnisse von 7%4 und -7%4 3 bzw. -3.
Vergleichsoperatoren
Die Vergleichsoperatoren sind
><>=<=
Das Ergebnis eines Vergleichsoperators ist wahr (1) oder falsch (0).
Wenn die Operanden unterschiedlich lang sind, wird der kürzere Operand in Richtung des höchstwertigen Bits (links) mit Nullen aufgefüllt. Beispielsweise entspricht 'b1000 >= 'b01110 'b01000 >= 'b01110
Gleichheitsoperator
Die Gleichheitsoperatoren sind
==!====!==
Logische Operatoren
Die logischen Operatoren sind
&&||!
Diese Operatoren arbeiten mit den logischen Werten 0 oder 1. Logische Operationen sind als 0 oder 1 strukturiert.
bitweiser Operator
Die bitweisen Operatoren sind
~&|^~^，^~
Bedingungsoperator
Bedingungsoperatoren wählen Ausdrücke basierend auf dem Wert eines bedingten Ausdrucks aus und haben die folgende Form:
cond_expr ? expr1 : expr2
Wenncond_expr wahr ist, wählen Sieexpr1; wenncond_expr falsch ist, wählen Sieexpr2.