Tabla de contenido
1. Introducción a la tecnología de ecualización PCIe (resumen)
1.1 Concepto y significado de la ecualización de señales
1.2 Tecnología de compensación de señal
1.3 Negociación del coeficiente de equilibrio
2. Introducción a la tecnología de ecualización PCIe (física eléctrica)
3. Introducción a la tecnología de ecualización PCIe (física lógica)
Además del blog reproducido en este artículo, hay otro artículo que explica el equilibrio PCIE
Este artículo es una reproducción del trabajo de MangoPapa en la comunidad de desarrolladores de Alibaba Cloud El blog de MangoPapa es principalmente una serie de artículos sobre PCIE y UCIe . La dirección del blog se ha marcado en un artículo recomendado por otro blog mío.
1. Introducción a la tecnología de ecualización PCIe (resumen)
1.1 Concepto y significado de la ecualización de señales
La señal se envía desde el extremo emisor, se transmite a través del canal y llega al extremo receptor. Durante el proceso de transmisión, la señal se distorsionará, lo que afectará el juicio correcto de la señal en el extremo receptor. Hay muchos factores que afectan la calidad de la señal recibida en el extremo receptor, como la velocidad de transmisión, la interferencia electromagnética, la calidad del canal, etc. Cuanto más severa sea la distorsión de la señal, mayor será el BER, lo que afecta el rendimiento de la comunicación.
Para obtener una señal de alta calidad que sea fácil de juzgar en el extremo receptor, la señal puede acondicionarse y mejorarse en el extremo emisor, durante el enlace de transmisión o antes de que la señal sea juzgada en el extremo receptor, a fin de reducir el impacto de la distorsión de la señal en el rendimiento de la comunicación. Este condicionamiento de la señal se denomina compensación de señal o ecualización.
La figura 1 es un diagrama de comparación de señales recibidas por el receptor sin ecualización y con ecualización. Se puede ver que después de usar la ecualización, la calidad de la señal ha mejorado mucho y es más fácil para el receptor tomar decisiones correctas.
▲ Figura 1: El extremo receptor recibe la señal sin ecualización frente a con ecualización
1.2 Tecnología de compensación de señal
A medida que aumenta la velocidad de transmisión, el efecto pelicular y la pérdida dieléctrica se vuelven cada vez más graves durante la transmisión de la señal. Para recuperar correctamente la señal transmitida en el extremo receptor, es necesario compensar la señal.
Tres tecnologías de compensación de señal PCIe: preénfasis en el extremo de transmisión, desacentuación y ecualización en el extremo de recepción. El pre-énfasis y el de-énfasis también se denominan ecualización del remitente. Los principios básicos de cada tecnología se muestran en la Figura 2.
▲ Figura 2: Principios de preacentuación, desacentuación y ecualización del receptor
La línea de transmisión pasiva es como un filtro de paso bajo.Después de que la señal serial de alta velocidad PCIe se transmite desde el extremo de envío al extremo de recepción a través del canal, sus componentes de alta frecuencia se atenúan más que los componentes de baja frecuencia, y los componentes de alta frecuencia se concentran principalmente en el flanco ascendente y descendente de la señal. Para compensar esta atenuación de alta frecuencia, cuando se envía la señal, la amplitud de la señal del borde de salto de la señal se mejora intencionalmente y el componente de alta frecuencia aumenta, es decir, el preénfasis de la señal; en comparación con el pre -Esquema de énfasis, el énfasis es reducir el borde de salto. Fuera de la amplitud de la señal, atenuar los componentes de baja frecuencia también puede lograr el objetivo.
El ecualizador en el extremo receptor es equivalente a un filtro de paso alto para compensar la forma de onda distorsionada.
1.3 Negociación del coeficiente de equilibrio
A 2,5 GT/sy 5 GT/s, la ecualización de desacentuación con parámetros fijos solo se realiza en el extremo de envío y no se requiere negociación de parámetros de ecualización. Después de que la velocidad de transmisión aumenta a 8 GT/s y más, la ecualización del extremo del transceptor se vuelve más complicada y el coeficiente de ecualización debe negociarse entre el extremo del transceptor para obtener el mejor rendimiento de transmisión. El extremo del transceptor negocia el coeficiente de ecualización en el estado de Recuperación.Ecualización del entrenamiento del enlace. Todo el proceso EQ incluye 4 procesos, llamados 4 Fases. Cuando la velocidad es de 8 GT/s y superior, la información de la fase EQ se almacena en el campo EC de TS1 (Símbolo 6, bit 0~1).
1.3.1 Fase 0
La fase 0 se produce cuando se negocia la siguiente tasa EQ pero antes de ingresar la siguiente tasa. Durante la Fase 0, USP devuelve Preset y Coeficientes a DSP. DSP no tiene Fase 0.
1.3.2 Fase 1
Ambos lados de PCIe intercambian LF (Baja frecuencia, símbolo 7), FS (Full Swing, Símbolo 8) y Post-cursor (Símbolo 9) enviando TS1 entre sí en la Fase 1 para realizar un ajuste aproximado del ecualizador para obtener una BER≤10-4 Rendimiento BER.
DSP envía TS1 con EC=10b a USP para iniciar un salto a la Fase 2.
1.3.3 Fase 2
En la Fase 2, USP actúa como maestro para ajustar el coeficiente Tx de DSP, que se puede dividir en ajuste predeterminado y ajuste de coeficiente. El USP ajusta de forma independiente la configuración de Tx del DSP y su propia configuración de Rx (USP) en cada carril para garantizar que el USP pueda recibir el flujo de bits que cumpla con los requisitos (por ejemplo, una tasa de error de bits de BER≤10-12 es obtenidos en cada carril efectivo).
DSP recomienda su coeficiente Tx y su valor de Preset, en la Fase 1 solo se usa el Preset y en la Fase 2 se usa el Preset y el coeficiente Tx. Después de que USP recibe TS1, es posible solicitar un conjunto diferente de coeficientes o configuraciones predeterminadas y luego realizar una evaluación adicional hasta que se obtenga la configuración óptima.
Después de completar la Fase 2, USP envía TS1 con EC=11b a DSP para ingresar a la Fase 3.
1.3.4 Fase 3
En la Fase 3, DSP actúa como Maestro para ajustar el coeficiente Tx de USP. DSP ajusta de forma independiente la configuración de Tx de USP y su propia configuración de Rx (DSP) en cada carril, y el método de ajuste es similar a la Fase 2. DSP envía TS1 con EC=00b para marcar el final de la Fase 3 y EQ.
Entre las cuatro fases anteriores, Phase0/1 usa Preset para un ajuste aproximado y Phase2/3 para un ajuste fino. Si se cumplen los requisitos de calidad de la señal en la etapa de ajuste aproximado, es posible que no se realice el ajuste fino.
A menos que se configure especialmente, la ecualización debe realizarse a tasas superiores a 8 GT/s, al menos a la tasa más alta, y la ecualización puede omitirse a tasas intermedias. Por supuesto, puede configurar bypass_eq durante la simulación, o configurar bypass_eq_to_highest_rate, y solo realizar EQ a la velocidad más alta. Por ejemplo, el soporte más alto es 32 GT/s, luego se puede omitir EQ en 8 GT/s y 16 GT/s. Al reducir la velocidad de 32GT/s, es necesario volver a entrenar el enlace y hacer EQ.
Nota: En la Fase 2 y la Fase 3, ¿quién es el DSP/USP como Maestro para ajustar el Tx de quién? La interpretación de algunos artículos es contraria a este artículo. Lectores, consulten las especificaciones PCIe oficiales para juzgar quién tiene razón y quién no.
2. Introducción a la tecnología de ecualización PCIe (física eléctrica)
Enlace: Introducción a la tecnología de ecualización PCIe (física eléctrica)
3. Introducción a la tecnología de ecualización PCIe (física lógica)
Enlace: Introducción a la tecnología de ecualización PCIe (física lógica)
referencia
- PCI ExPress Base Spec 5.0, Capítulo 4.2.3, Capítulo 4.2.6.4.2, Capítulo 8.3.3, …
- Tecnología PCIe Express, Mindshare Inc, Capítulo 13
- Libro de datos SNPS PHY, capítulo 5.11
- Math in a Chip - Ecualizador EQ y su aplicación a buses externos de alta velocidad
- notas de estudio de ecualización pcie
- El concepto de ecualización dinámica utilizado en PCIE 3.0
- Teoría|¿Cómo realizar la prueba de ecualización de enlace del extremo receptor PCIe Gen3/Gen4?
- Práctica | ¿Cómo implementar la prueba de ecualización del enlace del receptor PCIe Gen3/Gen4?)
- Tecnología de ecualización en PCIe Electrical PHY(2)-SerDes