1. Capa de enlace de datos
La capa de enlace de datos se encuentra entre la capa de codificación y la capa física en el protocolo JESD204B, y las funciones realizadas son principalmente
Sincronización de grupos de códigos, sincronización de canales iniciales, inserción y reemplazo de caracteres, codificación 8B/10B, etc.
Para realizar estas funciones, se utilizan cinco códigos de control, a saber, /K/, /R/, /A/, /Q/ y /F/. Los significados de estos códigos de control son los siguientes:
/K/: /K28.5/(BC), utilizado principalmente para la sincronización de grupos de códigos;
/R/: /K28.0/(1C), que es el indicador de inicio de multitrama de secuencia de canal inicial (ILAS);
/A/: /K28.3/(7C), que es el indicador de fin de trama múltiple de secuencia de canal inicial (ILAS)
/Q/: /K28.4/(9C), ubicado en el segundo byte de la segunda multitrama en la secuencia de canal inicial (ILAS), indicando
inicio de los parámetros de configuración del enlace;
/F/: /K28.7/(FC), como señal de alineación de trama para la inserción y sustitución de caracteres.
Figura 5-1 Flujo de datos de la interfaz JESD204B
2. Fase de sincronización del grupo de códigos ( CGS )
La primera función que implementará la capa de enlace es la sincronización de grupos de códigos. El proceso de implementación específico es el siguiente:
1. El receptor envía una señal de solicitud de sincronización SYNC a través de la interfaz de sincronización;
2. Cuando el transmisor recibe una señal SYNC de bajo nivel, transmite el flujo de símbolos /K/=/K28.5/;
3. El receptor sincroniza, luego espera la recepción correcta de al menos cuatro símbolos /K/ consecutivos;
4. El receptor detiene la solicitud de sincronización y la señal SYNC se eleva.
El transmisor continúa enviando el flujo de símbolos /K/ cuando detecta una señal SYNC de alto nivel y comienza a transmitir la Secuencia de alineación de carril inicial (ILAS) en el flanco ascendente del siguiente ciclo de reloj de múltiples tramas.
Figura 5‑2 Diagrama esquemático de la etapa de sincronización del grupo de códigos
3. Sincronización de canal inicial ( ILAS )
La sincronización inicial del canal ocurre después de la fase de sincronización de bloques y antes de la transmisión de datos del usuario. sincronización de canal inicial
Esto se hace enviando una Secuencia de alineación de carril inicial (ILAS), que se define como 4 multitramas y no se puede codificar.
Después de sincronizar el grupo de códigos, cuando el receptor recibe el primer carácter de control /R/=/K28.0/, significa que ha recibido la secuencia de sincronización de canal inicial y configura sus propios parámetros de enlace analizando los parámetros de enlace en múltiples marcos
Figura 5‑3 Secuencia de sincronización de carril inicial (ILAS)
4. Enviar datos
Después de enviar varios marcos: comience a enviar datos válidos normales.
El núcleo IP JSED204 se puede utilizar para implementar la transmisión de datos J204B mediante FPGA. Para conocer el método de configuración de este núcleo IP, puede consultar este artículo.
https://blog.csdn.net/QUACK_G/article/details/125574310?csdn_share_tail=%7B%22type%22%3A%22blog%22%2C%22rType%22%3A%22article% 22%2C%22rId%22%3A%22125574310%22%2C%22fuente%22%3A%22QUACK_G%22%7D&ctrtid=9Z1wB