STM32H5-Entwicklung (3) ---- Leistungssteuerung und RCC

STM32H503-Netzteil

VDDA = 1,62 V ~ 3,6 V: Externe Stromversorgung für ADC/DAC
VDDIO2 = 1,08 V ~ 3,6 V: Externe Stromversorgung für 9 I/Os (PA8, PA9, PA15, PB3:8) (nur WLCSP25-Paket) VDD =
1,71 V ~ 3,6 V: GPIO, interner Spannungsmodulator, System-Reset-Modul, Energieverwaltung und externe Stromversorgung für internen Takt.
VBAT = 1,2 V ~ 3,6 V: Netzschalter für RTC/internen 32-kHz-Oszillator (LSI), wenn kein VDD/Backup vorhanden ist Domänenregister/Optionale Backup-SRAM-Stromversorgung.
Vor kurzem nehme ich an einem Kurs in ST teil. Wenn Sie Beispiele benötigen, können Sie eine Gruppenanwendung hinzufügen: 615061293.
Fügen Sie hier eine Bildbeschreibung ein

Beispielanwendung

https://www.wjx.top/vm/PpC1kRR.aspx

STM32H562/563/573 LDO-Netzteil

VDDA = 1,62 V (ADCs, DACs) / 2,1 V (VREFBUF) ~ 3,6 V
VDDIO2 = 1,08 V ~ 3,6 V: Externe Stromversorgung für 10 I/Os (PD6, PD7, PG9:14, PB8, PB9) VDD =
1,71 V ~ 3,6 V
VBAT = 1,2 V ~ 3,6 V
VDDUSB = 3,0 V ~ 3,6 V
VDDUSB Unabhängige USB-Stromversorgung.
VDDUSB ist unabhängig von VDD und der Pegel kann unterschiedlich sein. Wenn der USB nicht verwendet wird, muss VDDUSB an VDD angeschlossen werden .
Fügen Sie hier eine Bildbeschreibung ein

STM32H562/563/573 SMPS-Netzteil

VDDA = 1,62 V (ADCs, DACs) / 2,1 V (VREFBUF) ~ 3,6 V VDDUSB
= 3,0 V ~ 3,6 V
VDDIO2 = 1,08 V ~ 3,6 V: 10 I/Os (PD6, PD7, PG9:14, PB8, PB9) Die externe Stromversorgung
VDD = 1,71 V ~ 3,6 V
VBAT = 1,2 V ~ 3,6 V
VDDSMPS = 1,71 V ~ 3,6 V
VLXSMPS ist der Ausgangspin von SMPS, der nach der Filterung mit VCAP verbunden wird.
Fügen Sie hier eine Bildbeschreibung ein

LDO/SMPS-Stromversorgung

Im Bypass-Stromversorgungsmodus muss Vcap über 1,1 V ansteigen, bevor VDD den POR-Spannungswert erreicht, und erst nach Deaktivierung des LDO kann die externe Vcap-Spannung entsprechend den Anwendungsanforderungen angepasst werden.
Fügen Sie hier eine Bildbeschreibung ein

PWR-Eigenschaften

Die folgende Abbildung zeigt den Netzteilvergleich zwischen dem STM32H5 128K und dem 2M mcu.
Fügen Sie hier eine Bildbeschreibung ein
Fügen Sie hier eine Bildbeschreibung ein

Überwachung der Versorgungsspannung

Da es viele externe Stromversorgungspins gibt, kann ein Problem mit einer Stromversorgung dazu führen, dass die MCU nicht ordnungsgemäß funktioniert. Um den normalen Betrieb der MCU in H5 sicherzustellen, werden dem System daher verschiedene Funktionen zur Überwachung der Versorgungsspannung hinzugefügt, wie folgt.
Fügen Sie hier eine Bildbeschreibung ein

Temperaturüberwachung

Die Temperaturerfassungsfunktion verwendet einen speziellen Temperatursensor auf dem Chip, um die Temperaturänderung des Chips zu erfassen. Diese Funktion kann über ein On-Chip-Register aktiviert werden. Sobald die Temperatur aktiviert ist und die Temperatur höher als 126 °C oder niedriger als -37 °C ist, wird das entsprechende Flag-Bit gesetzt und gleichzeitig kann ein Einbruchsereignis oder eine Weckunterbrechung ausgelöst werden. Wenn die Temperatur wieder in den Normalbereich zurückkehrt, wird das Flag normal gelöscht.
Fügen Sie hier eine Bildbeschreibung ein

Energiesparmodus

• MCUs der STM32H5-Serie verfügen über drei Modi mit geringem Stromverbrauch:
❖ SLEEP-Modus
❖ STOP-Modus
❖ STANDBY-Modus

• VBAT-Modus:
Wenn VDD ausgeschaltet ist, VBAT jedoch eingeschaltet ist, startet die Hardware automatisch

Modus mit geringem Stromverbrauch – SLEEP-Modus

• Der CPU-Takt wird gestoppt, alle Peripheriegeräte und der CortexM33-Kern einschließlich NVIC und SysTick können ausgeführt werden und die CPU aufwecken, wenn Ereignisse und Interrupts auftreten. • Wakeup-Quelle:
jeder Interrupt oder jedes Wakeup-Ereignis.
• Wakeup-Systemuhr: wie vor dem Eintritt in den Schlafmodus.
• Spannungsregler Bereich: VOS3, VOS2, VOS1 oder VOS0

Energiesparmodus – STOP-Modus

• Alle Uhren in der Kerndomäne werden gestoppt, PLL, HSE, HSI (sofern HSIKERON nicht eingestellt ist), HSI48 und CSI (sofern CSIKERON nicht eingestellt ist) sind deaktiviert. • RTC kann weiterarbeiten (RTC kann im Stop-Modus ausgewählt werden) •
Stop
beenden Modus Danach ist der Systemtakt HSI oder CSI, abhängig von der Softwarekonfiguration.
• Weckquelle: jedes durch die EXTI-Leitung angegebene Peripherieereignis (konfiguriert über das EXTI-Register).
• Wecktakt: Wenn STOPWUCK = 1 in RCC_CFGR , die Uhr nach dem Aufwecken ist CSI; STOPWUCK = 0, die Weckuhr ist HSI, die Frequenz ist die gleiche wie beim Eintritt in den Stop-Modus, bis zu 64 MHz, Energiesparmodus-STOP-Modus • LSE oder LSI arbeiten
weiter

Spannung Reglerbereich: SVOS3, SVOS4 oder SVOS5

Energiesparmodus – STANDBY-Modus

• Der Spannungsregler wird ausgeschaltet und die Kerndomäne wird vollständig heruntergefahren.
• PLL, HSI, HSI48, CSI, HSE werden alle ausgeschaltet.
• Der Inhalt von SRAMs und Registern geht verloren, mit Ausnahme der Register und des SRAM der Backup-Domäne die Standby-Schaltung
• RTC kann weiterarbeiten (im Standby-Modus können Sie wählen, ob RTC arbeitet)
• BOR arbeitet weiter im Standby-Modus
• I/O-Status kann im Standby-Modus gehalten werden
• Wake-up-Quelle: Wake-up-Pin WKUPx-Flankensignal , RTC-Ereignis, externer NRST-Pin-Reset, unabhängiger Watchdog-Reset (IWDG), BOR
• Wecktakt: HSI-Takt bei 32 MHz
• Spannungsregler: AUS

Pins zur Überwachung des Energiesparmodus

(1) PWR_CSLEEP AF ist PC3 zugeordnet.
(2) PWR_CSTOP AF ist PC2 zugeordnet.
(3) CSLEEP- und CSTOP-Signale werden von der Vcore-Domäne generiert, sodass dieses Signal im Standby-Modus nicht erhalten werden kann
Fügen Sie hier eine Bildbeschreibung ein

VBAT-Modus

• Die Backup-Domäne enthält:

  • RTC (getaktet durch LSE (32,768 kHz))
  • Einbrucherkennungsstift
  • Backup-Domänenregister
  • RCC_BDCR-Register
  • Backup-SRAM (wenn der Backup-Spannungsregler aktiviert ist)

• VDD aus- und wieder einschalten, interner Schalter schaltet automatisch zwischen VDD und VBAT um

  • Der Wechsel in den VBAT-Stromversorgungsmodus wird durch den Power-Down-Reset im Reset-Modul gesteuert

• Intern verbunden mit ADC zur Spannungsmessung (VBAT/4)

• Laden der VBAT-Batterie

  • Wenn VDD normal ist, kann die externe Batterie am VBAT-Pin über den internen Widerstand aufgeladen werden
  • Setzen Sie das VBE-Bit im PWR_BDCR-Register, um die Ladefunktion zu aktivieren
  • Im VBAT-Modus ist die Ladefunktion standardmäßig deaktiviert

Triggerquelle zurücksetzen

Fügen Sie hier eine Bildbeschreibung ein

Taktquelle

Fügen Sie hier eine Bildbeschreibung ein

Uhrenbaum (vereinfacht)

Fügen Sie hier eine Bildbeschreibung ein

Taktausgang. Taktausgang

Fügen Sie hier eine Bildbeschreibung ein

HSI und CSI

• HSI ist der Standardtakt nach dem Zurücksetzen des Systems, die Standardkonfiguration ist 32 MHz.
• CSI@4MHz und HSI@64MHz, Werks-/Benutzerkalibrierung
• Durch STOPWUCK-Bit kann CSI oder HSI ausgewählt werden als:

  • Uhr nach dem Aufwachen aus dem STOP-Modus
  • CSS (Clock Security System) Backup-Uhr

• Kann nach Verlassen des STOP-Modus automatisch gestartet werden

  • Konfigurieren Sie den CSI- oder HSI-Start über STOPWUCK

• Kann im STOP-Modus weiterarbeiten, um ein schnelles Aufwecken zu erreichen (CSIKERON/HSIKERON einstellen)
• Im STOP-Modus können einige Peripheriegeräte CSI oder HSI aktivieren, wenn sie Uhren zum Erkennen von Aufweckereignissen benötigen.
Hinweis: Nach dem Verlassen des STANDBY-Modus beträgt HSI 32 MHz
Fügen Sie hier eine Bildbeschreibung ein

Peripherie-Kerntaktanforderung

• Peripheriegeräte mit Kerntaktanforderungsfunktion:
• I3C
• I2C
• USART
• LPUART
• Nach Erhalt der Anforderung aktiviert RCC den Kerntakt (z. B. CSI oder HSI).

Uhrsicherheitssystem (CSS)

• CSS für HSE

  • Nur im RUN/SLEEP-Modus verfügbar
  • Wenn ein Taktfehler erkannt wird:
    1. Die Systemuhr wird entsprechend der Benutzerkonfiguration auf HSI oder CSI umgeschaltet.
    2. NMI auslösen
    . 3. Sabotage auslösen
    . 4. Das Ereignis hängt mit dem Break-Eingang des erweiterten Timings zusammen

• CSS für LSE

  • VBAT-Modus verfügbar
  • Um einen Taktverlust oder eine abnormale Frequenz zu erkennen, ist Software für die RTC-Taktumschaltung (LSI/HSE) erforderlich.
  • CSS-Heartbeat mit Tamper3 verbunden
  • Der verwendete Interrupt ist der TAMP-Interrupt

Hinweis: Wenn LSE CSS ausgelöst wird: Auf manipulationsgeschützte Bereiche (einschließlich SRAM2) kann nicht zugegriffen werden, bis das Manipulationsflag durch die Software gelöscht wird

Acho que você gosta

Origin blog.csdn.net/qq_24312945/article/details/131936060
Recomendado
Clasificación