79970985

notas de estudo DSPF28335

1. GPIO

GPxMUX (Função Select Register),

GPxMUX.bit = 0 configurado função de I / O. GPxMUX.bit = 1 disposta a uma função periférica. GPIO configurado para restabelecer todas as funções de I / O.

O GPxDIR (direcção registo), 0 é de entrada, uma saída, são de entrada de reposição.

O GPxDAT (registo de dados),

Se GPxDAT.bit = 0, e disposta de modo a saída, pino opostas correspondente é baixa;

Se GPxDAT.bit = 1, e disposta de modo a saída, opondo-se alta, o pino correspondente.

O GPxSET (definição do registro), um write-only registrar, qualquer leitura retorna 0.

Se GPxSET.bit = 0, nenhum efeito;

Se GPxSET.bit = 1, e o pino de saída é definido como o pino correspondente é ajustado para o nível alto.

GPxCLEAR (registo claro), é um write-only registar, todos os retornos de leitura 0.

Se GPxCLEAR.bit = 0, nenhum efeito;

Se GPxCLEAR.bit = 1, e o pino de saída está definida, o pino correspondente é ajustado para o nível baixo.

GPxTOGGLE (Inverter registo), a somente gravação registar, todos os retornos de leitura 0.

Se GPxTOGGLE.bit = 0, nenhum efeito;

Se GPxTOGGLE.bit = 1, e o pino de saída é definido como o pino correspondente negada, o baixo nível original para o nível elevado, o nível elevado original para o nível baixo.

2. teclado matriz

princípio de varrimento teclado matriz: GPIO48-50 estas três linhas de linhas de linhas, configuradas como uma porta de saída. GPIO51-53 estas três linhas são linhas de coluna, configurados como uma porta de entrada, para detectar o nível da porta. Deixe GPIO48 saída baixo, e 49 e 50 de saída elevado. GPIO51,52,53 a detecção de nível, o que é baixo, então o botão correspondente é pressionada. Neste momento, por exemplo GPIO52 baixo, então o SW7 tecla pressionada. Da mesma forma, deixar uma baixa 49 e alta 48, 50; 50 baixa novamente, 48 e 49 é elevado. Esta realização da varredura chave.

mostrador digital de controlo 3. SPI

A interface SPI é um interface de entrada-saída série síncrona de alta velocidade. F28335 SPI tem um módulo específico, pode ser, ainda, configurado como duas interface McBSP SPI. SPI é controlado pelo grupo de registos de controlo 12, localizada num local de controlo de quadro registo 0x7040h começa. Todos os registros são 16bit registros.

princípio de controle digital: código digital GPIO58-61 quatro bits de controle de alfinete, e para o momento em que eles são de alto nível, o transistor 9013 voltas, então o bit correspondente da iluminação tubo digital. Chip 74HC164 é uma série de chip para paralelo, A, B é uma porta série de entrada de dados, A, B é "E", onde eles são ligados em conjunto, isto é, quando GPIO54 é "1", a entrada é 1 Inversamente, quando GPIO54 é "0" input "e" de volta para zero. CP é um sinal de relógio de entrada. Quando o MR é elevada, e durante o flanco ascendente da CP, porta GPIO54 converte um bit de dados, o primeiro bit no Q0, quando o segundo em relação ao original em Q1 Q0, os dados actuais e em Q0, 8 ciclos e assim por diante, quando a conversão é completa, emite os dados de 8 bits para um controlo digital paralelo, realiza-se "e transformar a cadeia".

4. SPI

Isto é, a SPI (Serial Peripheral Interface) é um síncrono interface de entrada e saída em série de alta velocidade ,, full-duplex, barramento de comunicação síncrona, e ocupa apenas quatro pinos do chip em uma linha, sistema de quatro fios: SPISOMI (entrada principal / saída pin), SPISIMO (principal pino de saída / entrada), SPISTE | (a partir de chip select), SPICLK (pino do relógio). interface de SPI, um total de três modos de transferência de dados: o modo simples, o modo básico, modo avançado FIFO. registos de interface SPI para ser configurado com um 12: SPI Controlo registo da configuração (SPICCR), SPI registo de controlo de funcionamento (SPICTL), SPI registador de estado (SPISTS), SPI taxa de transmissão ajustada registo (SPIBRR), SPI emulação tampão (SPIRXEMU) , SPI série receber tampão registo (SPIRXBUF), SPI registo de série memória intermédia de transmissão (SPITXBUF), registar dados seriais SPI (SPIDAT), SPI FIFO de transmissão registar SPIFFTX, SPI FIFO receber registar SPIFFRX, SPI FIFO controlo registo SPIFFCT, prioridade SPI registo de controlo de nível (SPIPRI). Cada registrador, veja como configurar cada do livro "ensinou a aprender DSP" 353 páginas.

power-on sistema de reset, o modo SPI SPI padrão de trabalho é proibida função FIFO. FIFO registra SPIFFTX, SPIFFRX, SPIFFCT ineficaz. Por SPIFFEN posição SPIFFTX registo 1, modo FIFO está habilitado. SPIRST pode ser redefinido a qualquer operação no modo FIFO palco.

Um motor passo a passo 5. 28BYJ-48

28BYJ-48 motor de passo (quatro fases de oito tiro do motor de cinco fios): motor de passo é um impulso eléctrico para o deslocamento angular do actuador. coisa popular sobre: Quando a unidade de passo recebe um sinal de impulso, que acciona o motor passo a passo para definir o sentido de rotação de um ângulo pré-determinado (e o ângulo de passo). Pode ser controlada através do controlo do número de impulsos de deslocamento angular, de modo a conseguir efeitos de posicionamento precisos, e é possível controlar a velocidade e a aceleração de rotação do motor através do controlo da frequência dos impulsos, de modo a conseguir o controlo de velocidade. Tal como aqui utilizado, a desaceleração do motor passo a passo, a relação de redução de 1:64, ângulo de passo de 5,625 / 64 graus. Se desejado uma vez, então você precisa de 360 / 5,625 * 64 = 4096 pulsos. Um motor passo a passo tendo um arranque instantâneo, as características superiores de paragem rápida, alterar a ordem dos impulsos, o sentido de rotação pode ser alterado.

Princípio de funcionamento: corresponde transistor SS8050 a uma figura inversor, J39 interface para o acesso ao motor passo a passo, o motor passo a passo, se a entrada necessários pino 4 baixo, então o sinal de controlo de nível tão alto EPWM2A, o transistor Q12 ligado, o motor passo a passo é obtido quarto pino baixo. Dê-lhe baixa, alta motor de passo.

Eu entendo vários conceitos:

ângulo de passo: um sistema de controlo envie cada um sinal de impulso, o ângulo de rotação do motor. O ângulo de passo real e unidade (s).

Fase: para produzir diferentes pólo N, S campo magnético para o número bobina excitante. M representa comum.

Batidas: de variação periódica campo magnético para completar um número desejado de impulsos ou um estado de condução representado por n, ou refere-se ao número de impulsos do motor é rodado por um ângulo de passo de dente desejado, um motor de quatro fases, por exemplo, há quatro tempo modo de funcionamento de quatro fases isto é AB -BC-CD-DA-AB, o modo de operação de oito tiro de quatro fases isto é, A-AB-B-C-CB-CD-D-DA-A

retenção de binário: refere-se ao motor de passo é rodado sem energizar o torque do rotor estator bloqueado.

6. Sistema de interrupção (interrupção externa)

F28335 linhas de interrupção interno 16, incluindo dois não-mascarável interrupção (Reset e NMI) +14 interrupções Maskable. [Interrupções Maskable: Prioridade pode ser configurado para decidir se deve ou não responder a tal interrupção da situação real. NMI: desde que o pedido de interrupção recebido, o manipulador de interrupção irá ser feita em a 14] mascarável interrupção, o pedido de interrupção por INT13, INT14 de interrupção que a CPU atingir 2 gera um temporizador, os dois interrupção foi reservado para o sistema operacional em tempo real e, portanto, os restantes 12 interrupção maskable. É simplesmente o PIE (módulos de expansão periféricos de interrupção) são ligados por linhas 12 e 12 em 28.335 a ruptura do kernel. Pie e o outro lado 12 * 8 linhas são ligadas aos periféricos, tais como AD, SPI, EXINT semelhantes. Tal PIE gere um total de 12 * 8 = 96 interrupções externos.

Interromper a função de cada sistema de registo:

PIE controle de registro (PIECTRL): PIECTRL 0 é a torta com a escala pode permitir bit 0: Disable módulo PIE, 1: Todos, exceto vetores de interrupção de reset de torta para a escala, o vetor de reset sempre é desenhado a partir de ROM de inicialização. 1-15 é um pouco PIE interrupção vectores.

PIE interrupção Reconhecer Register (PIEACK): flag de interrupção PIE.

PIE interrupção sinalizador registo (PIEIFRx) :( interrupção clara ou activate) um baixo operando PIEIFRx (x = 1 ~ 12) de 8 bits, indica que a interrupção correspondente é activada, quando uma interrupção é activada, o registo correspondente é definido como "1 ", quando a interromper 0 ou gravação para esses registros, o registo bits correspondentes são apagadas. Determinar quais interrupção pode ser ativa ou pendente, quando o acesso ao registo, a CPU tem hardware para uma maior prioridade ao ler o valor.

PIE interrupção Activar Register (PIEIERx) :( Grupo é determinada em grandes grupos) PIEIERx (x = 1 ~ 12, o x

) Refere-se a um grande grupo de 8 bits inferiores da interrupção é determinado que o primeiro número do grupo de interrupção, o bit "1" é activada. Bit "0"

É proibida.

CPU interrupção registrador de flag (IFR) :( ativar ou limpar a interrupção) para os sinais e limpar a interrupção é executado, a configuração específica ver o livro 113.

CPU interromper permitir registo (IER) :( determinada grande conjunto) é determinada no final pertence a qual grupo cada grande interrupção interrupção,

12, que é definido dentro do grupo, o bit "1" é habilitado, é proibida a bit "0".

debug CPU interrupção permitir registo (DBGIER): Quando a CPU está no modo de pausa, simulação em tempo real da necessidade de interromper a CPU é necessário o uso de depuração de interrupção permitem registar.

Externo de interrupção de controlo de registos (XINTnCR):

NMI externo de interrupção de controlo de registos (XNMICR):

contador de interrupção externa x (XINTxCTR):

Em geral, CPU registros de controle de interrupção de todos os 12 grupo de interrupção, PIE todos os registros de controle de interrupção dentro de cada conjunto de oito interrupções. Além disso, quando usamos uma interrupção externa, bem como os registros de interrupção externas correspondentes, portas GPIO do DSP pode ser configurada como uma porta de interrupção externa, necessidade de prestar atenção é um sinal de si mesmo as interrupções externas para ser afastada pelo software. O PIE e CPU interrupção registo bandeira é afastada pelo hardware.

rotina de interrupção externa no GPIO48 configurado para 0, GPIO51,52 comparado com interrupções externos, GPIO51 interrupção externa 3, GPIO52 externo de interrupção 4. - processos: Primeiro Xint3count (3 vezes interrupção contrariar interrupção ocorre) e Xint4count (interrupção contador interrupção ocorre 4 vezes), bem como o número total de contador de interrupção ocorre LoopCount adicionado à janela de observação, seguido por prensagem e SW4 SW7, cada prima calculadora interrupção mais 1 botão próxima vez.

Ver FIG GPIOXINT3SEL configuração registo

GpioIntRegs.GPIOXINT3SEL.bit.GPIOSEL = 19; // Xint3 é GPIO51

Pode ser obtido a partir do gráfico, 32 + 19 = 51, significa = 19 entrada de interrupção externa 3 de GPIO51.

7. Temporizador

CPU Tempo TMS320F28335 existem três, respectivamente, Timer0, Timer1, Timer2, em que o sistema de operação é Timer2 DSP / BIOS retida, quando o sistema operativo não é portátil, pode ser utilizado para temporizador normal. três sinais de interrupção de temporizador são TINT0, TINT1, TINT2, cada vector correspondente à interrupção INT1, INT13, INT14.

Compreensão do código do programa em poucas palavras:

CpuTimer0Regs.TCR.all = 0x4001; // iniciar o temporizador.

4001 // 4 é o bit TIE, em nome da interrupção é ativado, este bit é definido se o contador chegar a zero, a interrupção tenha efeito. Novamente Tss escrito como 0, iniciar um temporizador. Este 1 é sem sentido, quando redigida em 4000 é a mesma.

IER | = M_INT1; // abrir os meios de interrupção 1.

// "| =" é o símbolo de atribuição bit, o que significa que IER = || M_INT1 IER IER IER e M_INT1 atribuídas aos bits ou similar lá ^ & = =.

PieCtrlRegs.PIEACK.all = PIEACK_GROUP1; // clara interrupção ACK, a responder pode interromper com esse outro grupo.

#if instruções de utilização

Contactar está por trás de expressão # if, se a expressão é 1, o seguinte código é compilado #if

# if (MAX == 10) || (MAX == 20)

código...

#fim se

O seu papel é: if (MAX == 10) || (MAX == 20) detém, em seguida, o compilador irá colocar o código entre o #if e #endif que se traduziu em (Nota: é compilado, não execução !!)

8. O funcionamento da SRAM XINTF interface externa

SRAM (static Random Access Memory), ou seja, uma memória estática de acesso aleatório, os dados não podem ser salvos para baixo. SRAM tem maior desempenho, menor consumo de energia, mas SRAM tem a desvantagem de que o seu baixo grau de integração, a mesma capacidade de memória do DRAM pode ser projetado para ser pequeno tamanho, mas é preciso um grande SRAM volume.

O barramento de interface assíncrono XINTF não-multiplexados externo, pode ser usado para estender SRAM, FLASH, ADC, o módulo DAC. Quando estendido SRAM, que corresponde à área de memória do DSP é mapeado ZONE0, ZONE6, ZONE7. A leitura e a escrita processo compreendendo: ligação (inicialização) ------- ACTIVA (activado) ------- TRAIL (à direita) de três partes, cada zona pode ser configurado individualmente para ler e período de espera de acesso de escrita. A informação acima pode ser configurado por XTIMING registo. Cada região tem um sinal de selecção chip dedicado, pode ser conectado a vários memória externa. Leia e acesso de gravação tempo do XTIMCLK baseado relógio interno Portanto, ao configurar o XINTF, necessidade XTIMCLK para configurar a relação entre o relógio do sistema e do SYSCLKOUT, freqüência de clock XTIMCLK pode ser definido pela freqüência de clock para SYSCLKOUT XINTF-CN2 XTIMCLK bits de controle de registro é o mesmo que ou metade, a metade de seu padrão. XINTF começar a subir todas as operações pelo XCLKOUT.

A figura a seguir mostra a expansão de memória SRAM externa, XRDn um sinal de controlo de leitura, sinal XWEn controle de gravação, XZCS7n para o sinal de selecção de chip. linhas de dados 16, linhas de endereços 19,

Interpretação do Programa:

#pragma CODE_SECTION (cpu_timer0_isr, "xintffuncs");

// palavras-chave seção na rotina de interrupção do serviço "xintffuncs" parágrafo para ir, isto é, a rotina de interrupção do serviço é executado no mapeamento interface externa final na região ZONE7

arquivo SECÇÃO chave .CMD, e afirma quatro variáveis globais, designadas para executar o primeiro endereço, comprimento de carga.

Memcopy (& XintffuncsLoadStart, & XintffuncsLoadEnd,

& XintffuncsRunStart);

// copiar o código para o endereço original do endereço de destino, ou seja, a interrupção externa copiar o código para a área ZONE7

asm ( "RPT # 7 || NOP");

// executa instruções NOP N + 1 vezes, ocupando os ciclos de instrução N + 1, é feita 8 vezes por NOP

init_zone7 vazio (void) // área de armazenagem de mapeamento do DSP dispostos ZONE7

{

EALLOW;

SysCtrlRegs.PCLKCR3.bit.XINTFENCLK = 1; // Abrir relógio XINTF sinal

EDIS;

InitXintf16Gpio (); // inicializa linhas de endereços da SRAM externos, as linhas de dados, chip select linhas

EALLOW;

Livro // Todas as zonas --------------- P ------------------ 82

XintfRegs.XINTCNF2.bit.XTIMCLK = 0; relógio de referência //

XTIMCLK = SYSCLKOUT

XintfRegs.XINTCNF2.bit.WRBUFF = 3; // Existem três memória intermédia de escrita

XintfRegs.XINTCNF2.bit.CLKOFF = 0; // Ativar XCLKOUT

XintfRegs.XINTCNF2.bit.CLKMODE = 0; // XCLKOUT = XTIMCLK

XintfRegs.XTIMING7.bit.XWRLEAD = 1; // XTIMING7:. Sincronismo região XINTF Register 7, o acesso de gravação esperando período de tempo para estabelecer o número de bits é definida, o tempo de configuração de gravação região IB 7, um período de 1x1 = 1, porque X2TIMING = 0

XintfRegs.XTIMING7.bit.XWRACTIVE = 2; // acesso de gravação período de tempo eficaz para aguardar o número de conjunto de bits, o tempo efetivo é 10b, o número de ciclos é 2X1 = 2.

XintfRegs.XTIMING7.bit.XWRTRAIL = 1; // tempo de monitoramento é 1b, o número de ciclos é um.

XintfRegs.XTIMING7.bit.XRDLEAD = 1; // leitura do tempo de preparação, 1b, um ciclo

XintfRegs.XTIMING7.bit.XRDACTIVE = 3; // tempo eficaz é 11b, o período é uma

XintfRegs.XTIMING7.bit.XRDTRAIL = 0; // 0 é tempo de monitoramento

XintfRegs.XTIMING7.bit.X2TIMING = 0;

XintfRegs.XTIMING7.bit.USEREADY = 0; // Ignorar sinal XREADY

XintfRegs.XTIMING7.bit.READYMODE = 0; // amostragem síncrono

XintfRegs.XTIMING7.bit.XSIZE = 3; // modo de bus de dados de 16 bits

EDIS;

ASM ( "RPT # 7 || NOP"); // executa instruções NOP N + 1 vezes, ocupando os ciclos de instrução + 1 N, é realizada 8 vezes um NOP

}

O P80 processo de configuração e livros de referência hands-página:

http://bbs.21ic.com/icview-1622920-1-1.html

9. experiências de conversão AD

terminal de entrada de sinal ADC

Há TMS320F28335 folha em um de 12-bit conversor A / D, 2 é uma secção dianteira 8 de um multiplexador seleccionado e duas amostragem / titular simultânea, os dois dispositivos de amostragem e retenção A, B correspondem aos pinos do DSP INA0 ~ INA7 e INB0 ~ INB7. Constituindo os canais analógicos de entrada 16, 16 que podem ser divididos em dois canais de 8 canais (separadas) e um (modo de cascata) 16-canal, o canal de comutação analógico pelo hardware controlado automaticamente. 16 registos e armazena o resultado no fim do resultado da conversão dos canais analógicos. Analógico intervalo de entrada: 0.0V ~ 3,0 V, a tensão de entrada de 3V ou maior do que uma pressão negativa vai queimar módulo A / D. Taxa de conversão: no relógio ADC 25MHz é 80ns;

resultado da conversão = 4095 × (entrada do sinal analógico -ADCLO) ÷ 3; ADCL0 valor de conversão do ADC é uma tensão de referência, o qual é em ADCREFIN placa é 0, então o resultado é convertido na gama de tensão de saída é 0-3V: 0-4095

Mais A / D de modo gatilho: inicialização do software, módulo PWM 2 e o pino de interrupção externa; interrupção: a fim de cada conversão, ou pode ser uma conversão de cada gatilho final uma interrupção;

1. Como View Source CCS5.2 contém o quê? Bem como a sua posição?

projeto CCS5.2 arquivo de origem linguagem C tem duas partes, C arquivo parte no caminho do projeto, a outra parte é adicionado (arquivo .project <linkedResources> </ linkedResources> campo) do projeto, conectando . Assim arquivo de origem CCS5.2 no diretório do projeto, a parte adicional arquivo .project <linkedResources> <linkedResources /> campo contém uma parte do caminho.

Qual é o 2.CCS papel no arquivo GEL é?

ccs de gel é uma linguagem de comando interativo, ele é interpretado, que não pode ser compilado em um arquivo executável. Seu papel é o de ampliar as funções ccsstudio, você pode usar gel para chamar alguns comandos de menu, configuração de memória do DSP e assim por diante. Mas os autores sugerem um ambiente de simulação para os usuários a usar emuladores e placa de função DSP, este documento não é necessário linguagem GEL adicionada à configuração. A importância do gel que a linguagem para o ambiente de simulação de computador do usuário, o uso de gel pode se preparar para um ambiente de simulação DSP virtual, mas não com não-essencial.

3. O que deve prestar atenção para o arquivo de origem referenciado no exemplo?

Ao usar CCS5.2 exemplos de arquivos de fonte de importação, é melhor não para selecionar o método de conexão, e usando a cópia do caminho, você pode alterar esses arquivos de origem tão necessário, sem afetar outros programas.

4.CCS5.2 Se a fama não contém os arquivos de cabeçalho funções pode correr, mas os resultados não são normais, por isso, quando surgem problemas chamadas de função inexplicáveis, a função de verificar a reputação do arquivo de cabeçalho está incluído.

Como definir o tamanho da pilha do programa quando o programa de desenvolvimento 5.CCS5.2 DSP28335?

caso CCS5.2 de tamanho da pilha padrão é 0x400, set em Projeto-> Propriedades-> Build-> C200 Linker-> Opções básicas. Depois de definir o tamanho da pilha, mas também alocar espaço de armazenamento pilha no arquivo cmd

A posição eo tamanho do segmento, o segmento chamado espaço de pilha para as variáveis temporárias no .STACK, segmento, chamado de espaço de pilha para .sysmem c função da linguagem malloc para alocar memória, malloc alocar memória para o máximo Projeto-> Propriedades- > Desenvolver

-> configuração de tamanho sob C200 Linker-> Opções Básico Salvar 2. tamanho do arquivo cmd do segmento de pilha não é menor que Projeto-> Propriedades-> dimensionado sob Build-> C200 Linker-> Opções básicas. Em geral, não

Alterar o tamanho ea posição do espaço de pilha, se a função requer um grande espaço no espaço de heap do aplicativo. espaço de pilha pode ser especificado como uma memória externa, mas tenha cuidado antes da primeira chamada para a função malloc deve inicializar memória externa. Caso contrário malloc pode apontar para a implementação bem sucedida de espaço, mas indecisos.

tamanho da pilha é limitado a 32k palavra que é 0x10000.

6. O site de referência relevante

http://processors.wiki.ti.com/index.php

7. Como adicionar um parente arquivos de cabeçalho caminho?

Em primeiro lugar, sob Projeto-> Propriedades-> Opções de construir, clique em Variáveis para adicionar uma variável, então ele pode Projeto-> Propriedades-> Build-> C2000 Compiler-> em Incluir Opções com $ {} alteração de referência

Montante. O projeto representa a variável de sistema caminho é PROJECT_ROOT, pode ser directamente referenciados nos Projeto-> Propriedades-> Build-> C2000 Compiler-> incluem opções. Nota Projeto-> Propriedades-> em recursos naturais

> Variáveis em recursos ligados em Projeto-> Propriedades-> Build-> C2000 Compiler-> inválida sob incluem opções, apenas a Projeto-> Propriedades-> Construir em Variáveis guia variáveis podem

Com.

http://processors.wiki.ti.com/index.php/Include_paths_and_options

8. Quando o programa é escrito para a operação flash, defina pontos de interrupção Por que sempre errado?

Quando programado para o intervalo quando o flash é definido pontos de interrupção de hardware, o ponto de interrupção na C28x série DSP só pode configurar mais dois, em seguida, ele será erro, existe outra função poderá demorar alguns pontos de interrupção de hardware, é definir um ponto de interrupção falha a ser investigado como limpar uma função hardware breakpoint c.

Sob o modo 9.CCS5 Debug Tool-> Gráficos ponto de uso?

· Entre no modo de CCS Debug, clique no botão de depuração para a direita da pequena seta para abrir a lista suspensa, selecione Configurações Debug, selecione Realtime Options- na guia destino> Halt o alvo antes de qualquer acesso depurador . Se você não selecionar esta opção quando o alvo correr, gráfico é uma forma de onda linha reta será zero.

· Ponto de quebra no código, executar a ponto de interrupção, porque só funciona gráficos para identificar o endereço de ponto de interrupção variável, você pode usar um nome da matriz e & nome da variável ao definir o Endereço inicial.

· Gráficos só pode controlar uma variável global, de modo que a zona tampão a ser definido como uma variável global.

URL de referência: http: //forum.eepw.com.cn/thread/214974/1

http://hi.baidu.com/chanceyue/item/af7ecddc744aa34eddf9bed8

/Article/CCS/Experience/201211/45940.html

10. Se um problema desconcertante CCS, por favor, apague .metadata

Se a comunicação serial DSP começar em primeiro lugar, iniciar o braço, comunicação anormal, enquanto que o normal entre 11.arm e DSP?

A principal razão é que haverá um sinal BRKDT errada causa quando o braço começou, quando o DSP se você receber esse erro já começou, e parar de trabalhar até SW descanso ou DSP reinício. A solução é quando você receber esse erro, SW Repor módulo SCI.

Site de referência: http://www.deyisupport.com/question_answer/f/56/t/11621.aspx