サインオフは、IC設計における重要な概念である、彼は記号のIC設計が正常に完了するすべてのチェックを指します。ASCIの設計では、次の2つのサインオフがあります。
1.フロントシミュレーション（シミュレーション機能）
回路設計レイアウト機能に入る前には、デザインに準拠してチェックする必要があり、シミュレーションは最初のサインオフと呼ばれています。
2.シミュレーション（タイミングシミュレーション）後
EDA寄生抽出ツールを通過した後、設計レイアウト、このタイミングのシミュレーションを行うためのネットリストを正確ポストレイアウトネットリストを形成し、これに応じたタイミングの振る舞いかどうかをチェックします第二の方法は、サインオフと呼ばれています。シートの後ファウンドリ生産フローを入力することができます。
行うにはサインオフ解析が完了すると、それは各IC会社はこれに大きな重要性を添付して、はるかに安価である生産コストの段階でよりも、この段階での問題や修正を見つけることができれば、完全なIC製品の品質は、非常に重要ですこのプロセスは、EDAは、独自のフルサインオフのために使用されるツールセットを持っているベンダー。
適切な方法は、サインオフするためのIC設計プロセスに統合解析、設計および反復フォーム体を、設計の品質を確保することです。サインオフ段階チェックリスト備える確認する：タイミング、シグナルインテグリティ、消費電力、IRドロップ、エレクトロマイグレーション、寄生抽出を、DRC（デザインルールチェック）、LVS（レイアウトと整合性チェックの回路図）、ノイズ、オンチップの熱解析。これらのプロジェクトの分析を確認し、そのようなVirtusosまたはお客様のデザイナーとして、統合された環境で完了することができます。一部の人々は、社内サインオフと呼んでいます。
