次の表（1）
（2）詳細な説明
PCIEプロトコルは、現在の伝送速度が同じではない、1.0、2.0および3.0のバージョンに成長しました。
PCIeのシリアルバスの2.5Gb /秒の線PCIe1.0ビット伝送速度、8/10をコード物理層は、すなわち、8ビットのデータは、実際には物理回線上に送信される、したがって、10ビットです。
帯域幅PCIe1.0 X 1 =（の2.5Gb /秒）/ 10ビット= 250メガバイト/秒
そして、これは全体の帯域幅は250メガバイトは、レーンの数を乗じている、いくつかのレーンがあり、単一レーンの帯域幅です。
PCIe2.0はPCIe1.0に基づいて、オンラインビット伝送速度を回すので、8月10日のコーディングと同じ物理層を使用して、5GBの/秒に倍増：
帯域幅PCIe2.0 X 1 =（を5Gb /秒）/ 10ビット= 500メガバイト/秒
同様に、どのように多くのレーン、帯域幅は500メガバイト/ sのレーンの数を乗じています。
ラインのPCIe3.0ビット伝送速度は、二重の10Gb / sより坪PCIe2.0ではないが、8GBの/ Sが、物理層は、符号化データ送信130分の128のために使用され、その結果：
帯域幅PCIe3.0 X 1 =（の8Gb / S）/ 8ビット= 1ギガバイト/秒
同様に、どのように多くのレーン、帯域幅は1ギガバイト/秒のレーンの数を乗じています。
130分の128、128ビットのデータを符号化した結果として、2ビットのみ追加のオーバーヘッド、効果的なデータ伝送速度は、ラインビットレートが2倍にされていないが、増加したが、有効なデータ帯域幅や坪PCIe2.0にされますダブルを行います。
これは、言及は、上記のデータ帯域幅は8/10またはコーディング130分の128で考慮に入れて計算され、そのため、私たちは、一度コーディングラインの問題を検討する必要が帯域幅を計算しない価値があります。
異なる単一チャネルおよびSATA、チャネルの数は、帯域幅、非常に柔軟に拡張することができる増加させることによってのPCIeコネクタ。より多くのチャンネル、より速く。しかし、より多くのチャンネル数、コストが高い、より多くのスペースを取り、より多くの電力があります。したがって、チャネルの数は、パフォーマンスおよびその他の要因の間で総合的に考慮すべきです。
、PCIeは各地からPCI開発され、「E」のPCIeのは、エクスプレス、高速の意味の略です。PCIeのは、それが速いPCIよりもすることができますどのように、PCIeのは物理的に輸送PCIと本質的に異なるからです。PCIeのシリアル伝送を用いているPCIは、パラレルデータ転送を利用します。PCIパラレルバス、単一のクロックサイクルでは、単一のシリアルバス・クロック・サイクルにわたって、それのデータビットを送信することはないだろうか、32ビットまたは64ビットを伝送することができます。実際のクロック周波数が比較的低いでは、いくつかのビットが実際に高速シリアルより速度同時並行として送信することができます。技術の発展に伴い、より高速なデータ伝送速度の要件、より高速なクロック周波数を必要とする、しかし、パラレルバスのクロック周波数が速い速いと思うことができません。下図のように：
送信側において、データは、クロック（左側の最初のクロックの立ち上がりエッジ）に沿って広がって、受信端、次のクロックエッジにおいて、受信したデータ（第2のクロックの右端）。したがって、受信側で収集されたデータを訂正することができるように、必要なクロック周期は、（送信側から受信側への）データ送信時間よりも大きくなければなりません。データ転送時間（データ線の長さがさらに増加が増加する時間）ので、クロック周波数によって制限が高すぎることはできません。さらに、クロック信号がライン上で送信される場合、また、位相シフト（クロック・スキュー）がある、衝撃は、データ取得の終了を受信します。
データ転送用のPCIeシリアルバスは、これらの問題を持っていません。これは、受信側がデータストリームの中からクロック情報を回復することができ、情報は8/10符号化または130分の128で符号化されたデータストリームに埋め込まれたクロック、外部クロック信号ではなく、したがって、制限ラインデータ伝送時間ではない、あなた問題ありませんどのように長い配線、あなたの高速データ伝送周波数は問題ありません。外部クロック信号は、当然無いわゆるクロックスキューの問題があるでしょうがありません。
