非同期リセット同期解除

免責事項：この記事はブロガーオリジナル記事です、続くBY-SAのCC 4.0を著作権契約、複製、元のソースのリンクと、この文を添付してください。

このリンク： https://blog.csdn.net/m0_38037810/article/details/102751049

 

非同期リセット同期解除

     セットアップを満たし、ホールド時間、準安定サンプリングの発生を回避するために信号の送信を確実にするためにタイミング解析を実行するときに（準安定状態は、不確実性をサンプリングする原因となり、準安定スプレッド）。リセットとリリースは、セットアップ時間、ホールド時間を満たさなければならないときにも信号をリセットします。一般に、図に示すように、同期非同期リセット解除を使用します。

 

 左2個のレジスタが右のデザインをリセットする必要があり、解除レジスタを同期しています。

　　低rst_async_nとき1、リセット時間は、非同期リセット設計すぐ。

        2.ローからハイにrst_async_nとき第1のサンプリングステージレジスタVCCの準安定性が実質的にない準安定で、第二段階の再同期化を生じてもよい場合、リセットが解除されます。

always @ (posedge clk, negedge rst_async_n)  
    if (!rst_async_n) 
        {rst_s2,rst_s1} <= 0;
    else 
        {rst_s2,rst_s1} <= {rst_s1,1'b1};  
        
    assign rst_sync_n = rst_s2;   
endmodule  

 

二つの基本的な同期が準安定排除することができます

       放出同期回路、初段のレジスタは、典型的には時間の準安定、準安定伝搬時間（以下1サイクル）が発生し、安定性を復元することができ、信号をサンプリングした後、第二段目のレジスタは準安定が発生せず安定しています。メタステーブルが複数のサイクル続いた場合、プロセスは非常に高度である場合には、第2段階は、第3のポール同期レジスタを必要とするであろう、発生する準安定なサンプリングを登録します。

 

参照

https://blog.csdn.net/u011729865/article/details/49281713#commentBox