2.1コンピュータアーキテクチャ
CPUの終わりにCPU(一般にプロセッサと呼ばれる中央演算処理装置の中央処理装置)と呼ばれる回路、PCとノートブックコンピュータを制御するコンピュータ制御データそれらのピンが、コンピュータに挿入され、小さな正方形シートであります主回路基板上のソケット。
2.1.1 CPUの基本
CPUは、3つの部分から構成されています。
- 算術論理ユニットは:データに対する操作を実行するための回路を含みます
- 制御ユニット:マシンが活動を調整含む回路
- 単位レジスタ:一時中央CPUで使用される情報を格納するためのデータレジスタと呼ばれる記憶部を備え
データを一時的に記憶するためのCPUの汎用レジスタは、これらのレジスタの入力値は、算術/論理ユニット回路の結果、得られた部材を格納するために、操作されます。メインメモリに格納されたデータを操作するために、制御ユニットは、汎用レジスタ内のメモリにデータを転送レジスタがデータを含む算術/論理ユニット、演算回路起動/論理ユニットに通知し、算術/論理に知らせるべきです受信した結果を登録する手段。
コンピュータのCPU、バスで接続されたメインメモリ。
メインメモリ内の値加算ステップ
- ステップ1は、レジスタに値を追加するためにメモリから削除されました。
- 図2は、別のレジスタに別のステップ値を追加するために、リザーバから除去されます。
- 加算回路1とステップ2を活性化するステップ3は、別のレジスタによる加算結果を記憶し、入力レジスタとして使用しました。
- ステップ4は、メモリになります。
- ステップ5停止
2.2機械語
2.1命令
在设计计算机时,出现了二种CPU体系结构的出现:
- RISC:だけ速く、かつ安価、この設計のマシン命令セットコンピュータ、高効率の最小値を実行する必要があります
- CISC:CPUは、複雑な命令の数を実行できるようにする必要があり、多くは技術的に余分ものの、より複雑な、より簡単に、今日のソフトウェアの複雑化に対処します。
機械命令は、3つのカテゴリに分類されています
1.データ伝送クラス
主に様々な位置の間でデータを転送する要求コマンドを含みます。命令は、記載または活性の命令のセットクローンを使用してコピーされます。
2.算術/論理
その名前に加えて、算術/論理ユニット内のアクティブ要求を達成するために制御ユニットに指示、命令セットはまた、ブール演算AND、OR、およびXORを行います。
3.制御カテゴリ
制御命令は、このカテゴリは、JUMPまたは命令のBRANCHシリーズなど多くの興味深い命令を含み、命令実行データ操作ではなく、指針を含んでいます。例えば、のような後者の「結果の値が0の場合、ステップ5に進んでください」
メモリ内の値を割ます
- メモリの値をレジスタにロードされます。
- 他の値は、別のメモリレジスタにロードされます。
- 第二の値が0である場合には、ステップ6に進みます。
- 第2のレジスタによって分割された第1のレジスタ値の値は、結果が第3のレジスタに残っ。
- メモリの第3のレジスタに格納された値。
- 停止します。
機械語の一種を使用して2.2プレゼンテーション
図では、16個の汎用レジスタ(キャッシュ)、主記憶装置256(メモリのバイト)、各メモリセル8の能力があります
マシン命令エンコード形式は、2つの部分から成ります:
- オペレーションコードフィールド
操作码字段中的位模式指明该指令要求的是什么基本运算
- オペランドフィールド
操作数字段中的位模式提供操作码指定运算的更详细信息,以store操作为例,其操作数字段中的信息指示那个寄存器(缓存)包含被存储的数据,那个存储单元用于接收该数据。
私たちは、コンピュータの全体の機械語の使用は唯一の12の基本的な手順が含まれています示しています。4桁の16進数で表される16ビットの符号化、第一進数に相当する前の4ビットにより、各命令オペコード、各命令。
上記の図16進数としての最初の命令が3である場合、次の進数は、命令レジスタに格納することを記憶部によって受信された最後の2桁を示す内容です。
論理演算#2.4
そして、##(と)計算
10011010
と11001001
10001000を
あるいは(または)操作
10011010
or 11001001
11011011
他のデバイスと通信するために2.5
コントローラの役割2.5.1
典型的には、介在するデバイスコントローラ開口プロセスを介して他のコンピュータ装置と通信します。
周辺機器のコンピュータにケーブルボックスを介してコントローラに接続された、またはコンピュータの背面にある接続ポートに接続され、その他の周辺機器は、これらのポート(マウス、キーボード)に差し込みます。
ミニコンピュータ、独自のメモリ回路と、それぞれ、簡単なCPUであるこれらのコントローラは、時には、コントローラは、プログラムの実装の活動を指揮することができます。
CPUは、バス上にメッセージを送信すると、コントローラに割り当てられたメモリアドレスに格納されたビットパターンは、ビット・パターンは、実際にはむしろメインメモリよりも、コントローラ内に格納されるべきです。
メモリマップされた入力/出力の別の方法は、コントローラによって送信された所定のデータのための特定の機械語命令コードを提供することです。これらの命令は、I / Oコマンドと呼ばれるオペコードを持ちます
2.5.2ダイレクト・メモリ・アクセス
コントローラがバスに接続されたコンピュータであるので、NA CPUのバス数ナノ秒の時点でメインメモリと通信することが可能です。
メインメモリへのアクセスを制御する能力が大幅にコンピュータのパフォーマンスを向上させることができ、MDAと呼ばれています。
2.5.3 握手
各ビットは、デバイスの様々な状態を反映する、請求通常は、ステータスワードはビットマップであり、ハンドシェーク・ステータス・ワードを含みます。ステータス・ワードは、周辺機器との通信を調整するための機構が設けられています。
2.5.4人気の通信媒体
- パラレル通信
いくつかの信号の同時送信は、各ライン上の各信号は、技術は、高速のデータを送信するが、比較的複雑な通信経路を必要とします。
- シリアル通信
信号の信号伝送に接続される信号線は、パラレル通信に対して、シリアル通信は、比較的単純なデータ・パスを必要とします。
2.5.5通信速度
コンピュータ間の通信は、ビット/秒に測定され、以下の単位が使用されます。
- キロビット/秒
- メガビット/秒
- ギガビット/秒
注:小文字は通常ビットを表すB(ビット)
全体的に示さ大文字B(バイト)
2.6他のアーキテクチャ
2.6.1パイプライン
光の速度よりも遅いワイヤ上の電子パルスの普及。
- ライト:ナノ秒あたり(ナノ秒、ナノ秒単位)が足の距離を広げることができます。
- CPU制御ユニット:2nsの教師データ記憶部片足の外側へ。
2.6.2マルチプロセッサコンピュータ
並列処理技術は、このように、マルチプロセッサコンピュータを生産する、複数の処理装置を必要とし、多くのコンピュータは、この考え方に基づいています
- その各々同じメインメモリ(RAM)に接続された処理ユニット、複数のシングルプロセッサCPUのようなものです
这种配置下各处理器独立工作,并通过把相关信息放在公共存储单元(字节)里来协调各自的工作。
- 大型機械に多くの小型コンピュータの集合体。各マシンは、独自のメモリとCPUを持っています。