プロセッサのMPSOCファミリは、ザイリンクスは5倍のZynqシリーズのパフォーマンスよりも高いとしても知られ、統合されたSOCの新世代を紹介しています。最も顕著なのZynq、MPSOCと比較4CORE A53 / 2コアR5、GPU統合されて 、H264 など、グラフィック画像処理において、インテリジェントアルゴリズムは、より大きな競争上の優位性を比較します。また、ACPのZynqポートに加えて、インタフェースもMPSOC大きな利点、およびなし他のキャッシュ・コヒーレントインターフェース、およびCCI MPSOCバスを提供し、A53 / R5 / GPU / DMAおよびCCIに接続などを効率的に、データバスを同期させることができ代わりに大幅にデータ処理の効率を向上させることができる特別な操作のためのキャッシュの。この記事ではEMIOはどのように、D37とD41、およびSDKで点滅制御を説明してミルMYD-CZU3EG開発ボードは、実際の操作、GPIOが描かれて使用しています。
記事から：リンクの説明http://www.myir-tech.com/news_list.asp?id=1810を追加してください。
开发环境：vivado 2017.4，开发板型号：米尔MYD-CZU3EG， 主芯片XCZU3EG-1SFVC784。这个系列板子还有4EV，5EV等版本，手里的3EG版本不支持SFP,因此板上相应接口（白色部分）是空贴的。生成されたvivadoプロジェクト（あなたは、エンジニアリングの前の世代を参照することができます方法がわからない場合）
ステップ1新しいブロック・デザイン
[OK]をクリックします
ステップ2 IPコアPSの追加と設定し
たIPコアを追加するには、[Add IP上でクリックを
mpsocを入力し、ダブルクリックのZynqウルトラスケール+ MPSoC核mpsocを追加します。
原子力のZynq mpsocの下に表示
Zynq mpsoc核インポートプロファイルをダブルクリックし
プリセットを- >設定を適用します。
ここでは、設定ファイルをインポートしているgpio_emio.tcl
設定後、図に示すように。
右クリックし、GPIOの外部端子を作ります
以下に示すように、GPIOリードピン
ステップ3包括的なドキュメント生成
ステップ4世代のFPGAのトップレベルのファイルを
ステップ5 XDCピン制約を追加します
选择制約の作成に追加
ファイルを作成]を選択
gpio_emio.xdcファイルを追加します
[完了]をクリックします
私たちは、ファイルへのXDCファイル内のプロジェクトのコピーを提供しますgpio_emio.xdc
ステップ6は、ビットファイルを生成します
ステップ7は、ハードウェア構成ファイルのエクスポート
輸出ハードウェアプロファイルにOKメニューバー[ファイル] - > Export->書き出しハードウェア- >をクリックしを
ステップ8 SDK、新しいFSBLスタート
メニューバー[ファイル] - > [起動SDK-> OKをクリックは、SDKを起動します
FileApplicationプロジェクト新規プロジェクト]をクリックします
FSBLと呼ばれるプロジェクトを入力します。
あるZynq MPを選択FSBL
示さFSBLとして生成
ステップ9 gpio_emio新しいプロジェクト
FileApplicationプロジェクト新しいプロジェクト]をクリックします
プロジェクト名を入力してくださいgpio_emio
選択したプロジェクトテンプレートhello_world
完成後の新gpio_emio、以下に示すように
私たちは、このプロジェクトテンプレートhello_worldにエンジニアリング・プログラムを提供gpio_emioコピー
次にboot.binは、ファイルを生成STEP10
右クリックgpio_emioを- >ブートイメージを作成します。
イメージの作成]をクリックします、ブートファイルは、次にboot.binを生成しました
SDカード次にboot.binにこのファイルをコピーします。
我々はモードを開始開発ボードモードの設定は、SDカードに設定されています
12V電源開発ボード、UARTシリアル接続、SDカードが挿入されています
同時に、電気、2つのLEDフラッシュを実行するための開発ボード