外部構造：ピン - バス
バス：
1）16データ・バス：送信情報
2）アドレスバス20：アドレスコードを送信します
3）制御バス16：転送制御信号
内部構造：
作業レジスタ：データレジスタのアドレス指定情報の一時的な中間計算結果、アドレスレジスタ
ALU ALU：すべての操作を完了するための演算プロセッサコア
コントローラ：Zhihuizhongxin、読み取り終了指示、デコード制御シーケンス貯蔵および生成
部材であって、プログラムカウンタ、命令レジスタ、命令デコーダ、制御論理ユニット、マイクロプロセッサ・ステータス・ワード、スタックポインタ
I / O制御ロジック：I / O操作を処理します
プロセッサ機能構造：
実行ユニットEU
バスインタフェースユニットBIU
実行ユニットEU：ALU演算論理ユニット、レジスタ、EUコントローラ、PSW・ステータス・ワードのマイクロプロセッサ、汎用レジスタセット：所定の操作指示、メインコンポーネントを行います。
BIUバス手段言い訳：CPU、主記憶及びI / Oデバイス、主として間の完全な情報伝達：ALU算術論理ユニット、セグメントレジスタ、命令ポインタIP、内部レジスタ、命令キューレジスタとバス制御回路、
マイクロプロセッサのレジスタ団体
汎用レジスタ：データ・レジスタ（AX、BX、CX、DX）、アドレスレジスタ（SI、DI、SP、BP）
セグメント・レジスタ：コードセグメントは、CXレジスタ、データセグメントはDX、追加のセグメントレジスタESレジスタ、スタック・セグメントは、SSレジスタ
制御レジスタ：命令ポインタIP、マイクロプロセッサ・ステータス・ワードPSW
汎用レジスタ：
4つの16ビットデータレジスタ
AXアキュムレータアハル
多くの場合、ベースレジスタ・アドレス・レジスタとしてBX
CXレジスタ、サイクルカウント
DXのデータを登録するための、DXを示すためのI / O命令のポートアドレス。
4 16ビットのアドレスポインタ/インデックスレジスタ
ソースオペランドの指数のオフセットアドレスは、セグメントのSIソースインデックス番号を登録します
インデックスレジスタデスティネーションオペランド先指数DI
保存されたスタック・セグメントにおけるセグメントオフセットアドレススタック・レジスタスタックポインタSP
BPデフォルトのセグメントベースポインタアドレスSS、指定されたオフセットアドレスセグメントベースポインタ
セグメントレジスタ：
コードセグメントは、CSを登録します。
データセグメントは、DSを登録します。
追加のセグメントレジスタのES：
スタックセグメントはSSを登録します。
制御レジスタ2：
命令ポインタIP
マイクロプロセッサ・ステータス・ワードPSW：
16ビットのフラグレジスタ9：
CFキャリーフラグ
パリティフラグPF
補助キャリーフラグAF
ZFゼロフラグ
SFサインフラグ
オーバーフローフラグ
バス：コンピュータ・システムのモジュール間の転送データ、アドレス及び制御情報を共通チャネル。
利点：ハードウェア設計を簡素化
簡略化されたシステム構成
簡単にシステム拡張
システムの更新のしやすさ
デバッグ、メンテナンスのしやすさ