これは、いくつかの断片的な知識のフラッシュ\主要なトークROMの\のRAMで、インターネットは多くの情報を見つけることができます。
1つのROM
1.1概要
ROM（読み出し専用メモリ、ROM）は、当然のことながら、広い意味では、などのフラッシュ、EPROM、などの一部のデバイスは、ありますが、それはまた、ROMの範囲内で、何らかの手段でプログラムすることができます。ROMは、一般的に、プログラムが大部分（ファームウェア、ファームウェア、例えばドライバ等のプログラムに関連付けられた強いハードウェア）のデータエントリはほとんど硬化され、比較的固定されたプログラムであるメモリと、いくつかのプログラムにデータを格納するのに使用されます、ルックアップテーブルなどがどのようにエントリを変更しません。
1.2基本原理
小さなROM、ビット幅と深さのためのHDL設計は、一般的に論理ROMの組み合わせを使用して行うことができ、大きくありません。データは、図2に示すように1K * 4Bは、店が行う、標準セルマスクROMを用いて、ROMを変更することが比較的大きいようなものである場合。ROMの大量生産のこの種のような百度の百科事典マスクROMの定義、大量生産するためには、製造業者である、ROMまたはEPROMの製造前のサンプルとして、元のデータを持っているし、その後量産と同じROMをサンプリングし、サンプルは、マスクROMで、マスクROMに燃えたデータは、変更を加えることはできません。
1.3分類
一つは、実際に変更されていないROMに書き込まれ、ライトワンスROMの一種（ワンタイム・プログラマブル読み取り専用メモリ）、使用した高圧のアンチヒューズ技術であり、一つは打たれることが可能です、何回ものROM（読み出し専用メモリ消去可能なプログラマブル）、消去可能なUVを書き、1は電気的に消去可能なEEPROMである（電気的に消去可能なプログラマブル専用メモリ、EEPROMを読んで）、およびフラッシュのうち、後の東芝。業界初とFlash ROMの最後のより多くを使用しました。
2フラッシュ
1.1原理
メモリの非損失は、ROMの進化に基づいています。これは、現在主流のNANDとNORです。フラッシュを行うためのシミュレーションチーム。あなたは、任意のアドレスにアクセスすることができます。連続したアドレスの場合は、NANDとNOR少しの間の帯域幅ギャップを読み取りアクセスを。NANDメモリブロックがアクセスされ、NORバイトにアクセスすることができます。一般に、NORアクセス機能実質的NORランチャ安定性と信頼性に入れ、比較的薄い幾分高いもあり、NANDデータブロックへのより良いアクセスは、データは、通常、NANDを入れ、そして低コストされています。
図：NORフラッシュタイミング
エール：アドレスロック可能、チップはIOの数を増やし、外側に統合場合、一般的なフラッシュは、直接、チップに統合されていない、NORソリューションは、多重化されたアドレスとデータであるエールが高い時であるとき、ADDRに行くのアドレスで、エールは低く、CSNは、addrデータを取って、低いとき。
WEN：書込みイネーブル、読み取りまたは書き込みを示すために使用されます。
RDY：チップ分離のためのフラッシュと、それが非同期インターフェイスであるためには、ハンドシェーク信号はRDYを使用するために使用されます。小さなNORフラッシュチップに集積場合MCUは、懸念されるため、SRAMのインタフェースで直接同期インタフェースを使用することができます。
図：NANDフラッシュのタイミング
CLE：チップLockが有効。
データとアドレスラインは、NAND多重化されていることがわかります。NANDは、読み取りおよび書き込みデータの大きなブロックを、より多くのコマンドになってきたことができます。MCUでのNANDフラッシュは比較的小さいです。異なるとフラッシュROMとRAM、デジタルツールを使用したくないが、直接それを自分で行うには、チームをシミュレートする必要性を生成することができます。
3 RAM
1.1基本概念
スタティックランダムアクセスメモリ、スタティックランダムアクセス。静的、更新せず、DRAMとは異なり、リフレッシュいつでも必要な、ない非常にDRAM、SRAM、比較的大きな面積を統合しません。また、DRAMの一部よりも速度と消費電力、より良いです。
図：SRAMビットのメモリ構造
6は、2つのインバータがあればダウンない電源として、これは、論理リングならない、ループ、インバータからなるQ2及びQ4、インバータからなるCMOS SRAMセルチューブ、Q1、Q3とからなりますトリガー原理と似ています。制御入力Q5は、Q6の出力を制御するために、2つの管は、スイッチ入力および出力に対応します。
1.2分類
single port SRAM：不会发生读写冲突，因为之后一个端口，要么读，要么写；尽量做到先写后读，或者初始化再度，否则读出来的数据有可能不对（原因是SRAM的软失效）。对于软失效，可以加一个ECC校验，例如寸10bir，其中2bit是校验位。
Two port SRAM：FOGA的读写冲突允许，但是ASIC不可以，在同一个时刻，读地址和写地址不要一样。FIFO一般是TP SRAM。
Dual port SRAM：也是两个端口A、B，可以A读B写，也可以A写B读，不在局限于只能谁读谁写。可靠性，面积和率都不是很好。
工程上，使用两个SRAM，做乒乓操作，实现TP SRAM的功能，一个读的时候，另外一个写。两个SRAM加起来面积可能比TP SRAM小一些。对于几百几K的bit位，直接用D触发器来存储比较好。
1.3 接口
SRAM有一个需要注意下，就是Redundancy接口，用于扩展SRAM的，在比较的大的memory中会用，例如cache，这个接口可选的。用法的话，举个例子这个就是说，当SRAM中有一块坏掉了，这个时候就在尾部在接一块SRAM存储，就把坏块的地址映射到新加的存储块中，这个时候就要用的Redundancy了。
1.4 时序
对于Single port SDRAM的时序，如下图：
读是在一个时钟周期完成，如果是连续写，红点处，write enable是可以一直拉低的；读的话，是要在下一个时刻才能采到数据，注意下。