1. コンピュータの構造
ホスト:メイン ストレージ (メモリ)、CPU (オペレーター/コントローラー)。
周辺機器: 補助メモリ (外部ストレージ、補助ストレージ) 、IO (入力デバイス/出力デバイス)。
バス: データ バス、制御バス、アドレスまたは命令バス。
2.CPU構成
CPU はオペレータとコントローラで構成されます。これはCentral Control Unitの略称です。
2.1 オペレーター
① 算術論理演算ユニット ALU: データの算術演算および論理演算。
② アキュムレーションレジスタ AC: ALU にデータを一時的に保存するためのワークエリアを提供する汎用レジスタです。
③ データバッファレジスタ DR: メモリへの書き込み時に命令やデータを一時的に格納します。
④ ステータスコンディションレジスタPSW：ステータスフラグと制御フラグを格納します。
(論争: コントローラーとして分類する人もいます)
2.2 コントローラー
① プログラムカウンタ PC: 次に実行する命令のアドレスを格納します。
② 命令レジスタ IR: 実行する命令を格納します。
③ 命令デコーダ ID: 命令内のオペコードフィールドを解析して解釈します。
④ タイミング コンポーネント: タイミング制御信号を提供します。
例：
A を選択; カウンターは、次に実行される命令のアドレスを保存します。
3. フォン・ノイマン構造とハーバード構造
3.1 フォン・ノイマン構造
プリンストン構造としても知られるフォン ノイマン構造は、プログラム命令メモリとデータ メモリを組み合わせたメモリ構造です。
特徴：
1. 通常、I3、I5、I7 プロセッサなどの PC プロセッサに使用されます。
2. 命令とデータ メモリがマージされます。
3. 命令とデータの両方が同じデータ バスを介して送信されます。
3.2 ハーバード大学の構造
ハーバード アーキテクチャは、プログラム命令ストレージとデータ ストレージを分離するメモリ構造です。ハーバード アーキテクチャは並列アーキテクチャです。その主な特徴は、プログラムとデータを異なる記憶領域に格納することです。つまり、プログラム メモリとデータ メモリは 2 つの独立したメモリであり、各メモリは独立してアドレス指定され、独立してアクセスされます。
特徴:
1. 通常、組み込みシステム プロセッサ (DSP) で使用されます。デジタル信号処理（DSP、デジタル信号処理）。
2. 命令とデータは別々に保存され、並行して読み取ることができるため、データ スループット レートが向上します。
3. 命令とデータ用のデータ バスとアドレス バスの 4 つのバスがあります。
例 1:
B を選択; Core i3、i5、i7 は von Neumann に属します; FPGA はプログラマブル ロジック デバイスであり、特別なアーキテクチャ分類はありません; GPU (グラフィックス プロセッサ) はありません建築的なパーティションのようなもの。
例 2:
A を選択してください; ビッグ データの処理にはクラスタが必要であり、小さなチップは計算負荷の大きいシステムにはあまり適していません。