目次
1. コンピュータの基本的な知識
1.1 データの表現
1.1.1 基数変換（計算を含む）
試験のポイント：データの基本変換、2進数、10進数、16進数の変換をマスターする（他問題の基礎知識）
試験方法：メモリアドレス計算とIPアドレス計算を組み合わせた試験
キーポイント：
1. 10 進数を R に変換する: 短い除算
2. R基数を10進数に変換：重み展開法
3. 2 進数から 8 進数、16 進数へ: グループでの高速変換
| ベース | 始まり | 終わり |
| バイナリ | 0bまたは0B | Bで終わる |
| 8進数 | 0から始まる | なし |
| 10進数 | 0-9 | なし |
| 16 進数 (Hex) | 0x または 0X | Hで終わる |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
 |
| 1 | 2 | 4 | 8 | 16 | 32 | 64 | 128 | 256 | 512 | 102 |
1.1.2 コード体系（計算を伴う）
試験のポイント：原コード、逆コード、補コード、フレームコードの変換規則を習得し、各種コード体系の表現範囲と表現数を理解する（補コードとフレームコードの人為的な定義に注意）
テスト方法: 記述が正しいかどうかを判断する; 特定のコード システムの表現範囲または表現される値の数を計算する; 異なるコード システムの表現
キーポイント：
1. オリジナルコード、補完コード、補完コード、フレームコードの概念
| コーディングシステム | 正の数 | 負の数 |
| 元のコード | 最上位ビットは符号ビット付きの 2 進数で、下位ビットは値の絶対値を表します。 | |
| 逆コード | 元のコードと同じ | これは、元のコードの下位絶対値をビットごとに反転したものです。 |
| 補体 | 元のコードと同じ | 補数コードの最後の桁に 1 を加えたものです |
| フレームシフト | 補数の符号ビットはビットごとに反転されます。 | |
2. コード体系の表現範囲と表現数
- 補数とフレームシフトの下限は規定されていると考えられますが、人為的に規定された原理は、符号ビットの 1 を負符号として扱うのではなく、直接計算に参加し、最終結果に負符号が追加されるというものです。
- 元のコードと補数コードでは +0 と -0 が繰り返されるので数値が 1 減りますが、補数コードとフレーム コードでは数値 -0 が人工的な計算に参加するために使用され、最終的には になります。範囲の下限なので数値は定数です。
質問解決スキル:
1. まず、固定小数点 10 進数か固定小数点正数かを確認します。
2. 一律にバイナリ表現に変換します。
3. コード システムを調べて、対応する表現範囲を見つけます。
4. コード体系間の関係に基づいて計算します。
例：
1.1.3 浮動小数点数表現
テストのポイント: 浮動小数点数の形式と各部分の意味をマスターし、浮動小数点数演算の論理プロセスを理解します。
テスト方法: 説明が正しいか間違っているかを判断し、浮動小数点数に対する桁と指数の影響を判断します。
キーポイント：
1. 浮動小数点数の各部分の意味: N = 仮数 * 基数 ^ 次数 (次数は指数とも呼ばれます)
(1) 一般に、仮数部には補数コード(固定小数点10進数)、指数部コードにはフレームコード(固定小数点整数)が使用されます;
(2)指数コードの桁数により、表現範囲が決まります。数値。桁数が多いほど、範囲は大きくなります。
(3)仮数部の桁数によって数値の有効精度が決まり、桁数が多いほど精度が高くなります。
2. 浮動小数点数の演算規則: 順序揃え > 仮数部計算 > 結果の書式設定
(1)順序揃えの際、小数点は大きい方の数に揃えます(2 )
順序揃えは小さい方の仮数部をシフトすることで実現します。右の方へ。
3.数値記号:仮数部の符号ビット、順序記号:次数の符号ビット。
質問解決スキル:
1. 仮数と順序にそれぞれ対応するコード システムを見つけます; (質問によると)
2. 数字記号と順序記号がある場合、仮数部の桁数と順序の桁数は 1 ずつ増加します (コード系の範囲は符号ビットを考慮します)。
3. コード体系の範囲に従って浮動小数点数の表現範囲を決定します。
例：
崩壊のアイデア:
1. 指数コード (固定小数点整数、フレーム コード表現) を確認します: 指数記号 + 指数コード、n=1+6=7、指数コードの範囲は -64 ～ 63 です。
2. 仮数 (固定小数点 10 進数、補数表現) を確認します。数値記号 + 数字、n=1+8=9;
3. オプションを組み合わせて、繰り返し部分を含む範囲があるかどうかを確認します。座標軸の描画を組み合わせて、より広い範囲を選択できます。
1.1.4 論理演算
テストポイント：算術論理演算の優先順位、短絡原理
試験方法：計算結果または演算式に基づく等価式を与え、短絡原理を判定する。
キーポイント：
1. 演算子:
優先順位が高い (関係演算子): < (より小さい)、<= (以下)、> (より大きい)、>=
(以上)。
低い優先順位 (関係演算子): =等しい; ! =等しくない。
論理演算子:
論理 OR (、+、U、V、OR):接続された 2 つの論理値がすべて 0の場合にのみ 0 が取られます。
論理積（&&、*、・、∩、eight、AND）：接続された2つの論理値がすべて1の場合のみ1となります。
排他的論理和 (⊕ ,
論理否定 (!、one、~、NOT、):元の論理値を反転するだけです。
2. 優先順位を付ける
! (not)、&& (and)、| (or)論理演算子
の「&&」および「|| 」は関係演算子よりも低く、「!」は算術演算子よりも高くなります。
したがって、演算子の優先順位は次のとおりです。＞算術演算子＞関係演算子＞&&＞||＞代入演算子。
3. 短絡原理: 論理式の解決では、すべての論理演算子を実行する必要はありません。
(1) a&&b&&c aが真の場合のみbの値を判定すればよく、aとbが両方とも真の場合のみ
cの値を判定すればよい。
(2) a||b||c a が真である限り、 b と c の値を判断する必要はなく、a が偽の場合にのみ b を判断できます。C は、 a と b が
両方とも false の場合にのみ判定されます。
1.2 チェックコード
テストのポイント: パリティ チェックを理解する、CRC チェック (モジュロ 2 除算を使用して計算される) を理解する、ハミング チェック デジットの計算を習得する、3 つのチェック方法の誤り検出と誤り訂正の特性を区別する。
試験方法：各種チェックコードの判定、ハミングチェックコードの計算
キーポイント：
1. チェックコードの概念: 検証を容易にするために、元の情報に特定の冗長情報を追加します。
2. コード距離:任意の 2 つのコード ワード間で最も変更の少ない 2 進数をデータ チェック コードのコード距離と呼びます。
4 つのコードワードのグループ {00, 01, 10, 11} 間のコード距離は 1 (たとえば、{00 to 01}) で、{00 to 11} のコード距離は 2 で、1 より大きいため、最小値を選択する必要があります。
1.2.1 パリティチェックコード
情報ビット+チェックデジット(1ビット)
奇数（偶数）ビットではなく、奇数（偶数）データ ビット番号をチェックしてください。
データ 1 ビットのエラーはチェックできますが、訂正はできません。
1.2.2 CRC 巡回冗長検査コード
情報ビット + チェック ビット (1 ビットではなくなります)、ビット数は生成多項式によって決まり、モジュロ 2 の除算に従って、ビット数は余りに対応します。
エラーは検出可能だが修正できない
注: CRC チェックの詳細は上級受験者のみを対象としています。
1.2.3 ハミングチェックコード（計算を伴う）
重要な公式:
その中で、m は情報ビットの長さ、r は必要なチェック ディジットの長さ (つまり、チェック ディジットの数) です。
質問解決スキル:
1. m に基づいて r を計算する場合、上に近い m を選択します。たとえば、 m=50、
との間
。
2. m はすでに +r+1 より大きいため、不等式の後に追加されるため、
6 以上である必要があります。
したがって、一般的には、ｍの上限の次数がそのままｒとして選択される。
4. チェックディジットはまでの 位置に配置され ます。
2.コンピュータ構成
2.1 CPUの構成
テストのポイント：CPUの各サブコンポーネントの機能と分類をマスターする
テスト方法: コンポーネントが与えられると、それが演算装置に属するか論理デバイスに属するかを判断し、機能の説明が与えられると、それがどのコンポーネントに属するかを判断します。
キーポイント：
| オペレーター | 算術論理演算ユニット ALU | データの算術演算および論理演算 |
| アキュムレーションレジスタAC | 汎用レジスタは ALU の作業領域を提供し、データを一時的に保存するために使用されます。 | |
| データバッファレジスタDR | メモリに書き込むとき、命令またはデータは一時的に保存されます | |
| ステータスコンディションレジスタPSW | ストレージステータスフラグと制御フラグ (論争: これらをコントローラとして分類する人もいます) |
|
|
コントローラ |
プログラムカウンターPC | 次に実行する命令のアドレスを格納します。 |
| 命令レジスタIR | 実行する命令をストアする | |
| 命令デコーダID | 命令内のオペコードフィールドを分析して解釈します。 | |
| シーケンシャルコンポーネント | タイミング制御信号を提供する |
2.2 ストレージシステム
2.2.1 階層型ストレージ構造
テストのポイント: コンピュータの階層ストレージ構造に関連する概念 (効率、容量、コストの比較、局所性の原則) を理解する
試験方法：
キーポイント：
1. 階層的な階層ストレージ構造
階層型ストレージ構造： CPU、キャッシュ、メモリ（主記憶）、外部メモリ（補助記憶）の4層
3 層ストレージ システム: 3 層 - キャッシュ、メモリ、外部ストレージ
仮想ストレージ システム: 2 -- メモリ、外部ストレージ
2. 階層型ストレージ構造の分類
3. 局所性の原則
時間的局所性：直前にアクセスしたコンテンツにすぐに再度アクセスする（ループ構造）
空間的局所性: アクセスされたばかりのコンテンツ、すぐに隣接する空間にアクセスされる (シーケンシャル構造)
2.2.2 キャッシュ
テストのポイント: 局所性の原理を理解し、キャッシュの関連概念と特性を理解し、キャッシュの 3 つのマッピング方法を区別する
テスト方法: 多肢選択問題、キャッシュ マッピング方法の比較と区別、キャッシュ マッピング方法の制御はハードウェアによって直接制御されます (頻繁なテスト)
キーポイント：
1. キャッシュ関連の概念:理論的根拠 (局所性の原理)、サイズ、速度、コストなどの比較。
コンピュータ ストレージ システムでは、キャッシュが最も高速なアクセス レベルです (レジスタを除く)。キャッシュによりシステムのパフォーマンスが向上し、CPU のメモリへのアクセス効率が向上します。
キャッシュのアドレス マッピングはハードウェアによって直接完了します。(頻繁な試験)
2. キャッシュマッピング方式：フルアソシアティブイメージ、セットアソシアティブイメージ、ダイレクトアソシアティブイメージの比較（順に競合率が高く、回路複雑度が低い順）
2.2.3 メインメモリのアドレッシング計算（計算を伴う）
テストポイント: メインメモリコンピューティングモデルをマスターし、関連するパラメータ (ストレージユニットの数、総ストレージ容量、ユニットチップ容量、チップ数) の計算をマスターする
試験方法：計算問題、総メモリ容量、チップユニット容量、チップ数
キーポイント：
1. ストレージユニットの数: 最大アドレス + 1 - 最小アドレス
2. 総メモリ容量: バイト アドレッシング: メモリ ユニットの数 * 8 ビット (1 バイト B = 8 ビット); ワード アドレッシング、メモリ ユニットの数 * マシンのワード長
3. スライスの合計数 = 合計容量 / 各スライスの容量
4. チップユニット容量 = 総容量/チップ数
質問解決スキル:
1. メモリサイズ換算に注意
2.ユニットを統一する
2.3 入出力技術
テストポイント: 割り込み、DMA
テスト方法: 割り込みと DMA をより頻繁に検査します
キーポイント：
1. データ送信制御方法
| プログラム制御（クエリ）モード | 無条件送信とプログラムクエリの2種類に分けられます。 この方法はシンプルでハードウェアのオーバーヘッドが低いですが、I/O 能力が高くないため、CPU 使用率に重大な影響を与えます。 |
| プログラム割り込みモード | 割り込み方式はプログラム制御方式に比べ、CPU の待ち時間が無いため、送信要求（マウスやキーボード）の応答速度が向上します。 （割り込みベクタテーブル：割り込みサービスルーチンのエントリアドレスを保存） |
| DMAモード | DMA 方式は、メイン メモリとペリフェラルの間で高速なバッチ データ交換を実現するために設定されています。DMA モードは、プログラム制御モードや割り込みモードよりも効率的です。(DMAC はバス調停ロジックにバス要求を出します。CPUは現在のバス サイクルの実行直後にバス制御を解放できます。このとき、DMA は応答し、DMAC を介して I/O インターフェイスに DMA 送信を開始するように通知します。) (CPU はデータ送信に参加する必要はありません) |
2.4 バス技術
テストポイント: バスの分類、データバス、コントロールバス、アドレスバスを理解します。
テスト方法: バスの分類を決定する
キーポイント：
1.バスの分類
| データバス（DB、データバス） | 処理または保存する必要があるデータは、CPU と RAM の間でやり取りされます。 |
| 地址总线（AB,Address Bus） | 用来指定在RAM（Random Access Memory）之中储存的数据的地址 |
| 控制总线（CB,Control Bus） | 将微处理器控制单元（Control Unit） 的信号，传送到周边设备。 |
3.指令系统
考点：了解指令的基本分类，、寻址方式分类
考法：根据CISC和RISC的特点判断对错；根据描述回答是哪种寻址方式
3.1 寻址方式
要点：
| 寻址方式 | 特点 |
| 立即寻址方式 | 操作数直接在指令中，速度快，灵活性差 |
| 直接寻址方式 | 指令中存放的是操作数的地址 |
| 间接寻址方式 | 指令中存放了一个地址，这个地址对应的内容是操作数的地址。 |
| 寄存器寻址方式 | 寄存器存放操作数 |
| 寄存器间接寻址方式 | 寄存器内存放的是操作数的地址 |
3.2 CISC和RISC
要点：
3.3 流水线技术（涉及计算）
考点：掌握流水线相关参数计算，
考法：相关概念和相关计算
要点：
1.流水线相关概念：针对多条指令执行效率说的；
2.流水线建立时间：一条指令执行时间（取指+分析+执行）；
3.流水线周期：执行时间中最长的一段；
4.流水线执行时间（理论公式）：
一条指令执行时间+（指令条数-1）*流水线周期
5.流水线执行时间（实践公式）：理论算出来没有正确答案时考虑
,其中k是划分的段数，（取指+分析+执行，k=3），t是流水线周期
6.流水线吞吐率：TP=指令条数/流水线执行时间，（本质还是考理论公式）
7.流水线最大吞吐率：流水线周期倒数
8.流水线加速比：不使用流水线加速时间/使用流水线加速时间
4.可靠性
考点：掌握系统可靠性计算（串联系统、并联系统、混联系统）
考法：不同系统类型的可靠性计算
要点：
1.可靠性指标计算
2.串联系统、并联系统、混联系统
| 串联系统计算 | R总＝R1＊R2＊..＊Rn； |
| 并联系统计算 | R总＝1-（1-R1）（1-R2）..（1-Rn）； |
| N模混联系统 | まずシステム全体をR1、R2などと直列に接続された複数の部分に分割し、次にR1と内部並列信頼性を計算して元の式に代入します。 |
5. コンピュータのパフォーマンス指標
テストポイント: 一般的なコンピュータパフォーマンス指標を理解する
テスト方法: 説明を入力し、対応するパフォーマンス指標を決定し、パフォーマンス指標パラメータを計算します。
キーポイント：
| 単語の長さ | コンピュータが一度に読み取れるデータ長：32ビット |
| データパス幅 | ワンタイムデータ（データパルス）ラインが通過できるデータ量 |
| 主記憶容量とアクセス速度 | 8G、16G |
| メイン周波数 | 1秒間にデータが通過できる回数 |
| CPUクロックサイクル | 主周波数の逆数 |
| 消費者物価指数 | 命令あたりの平均クロック サイクル数 (CPI、命令あたりのクロック) C/I |
| IPC | (クロック) サイクルごとに実行される命令数 (IPC、クロックごとの命令) I/C と CPI は相互に逆数です |
| MIPS | 1 秒あたり 100 万命令 (1 秒あたり 100 万命令) MIPS=命令数/(実行時間*10^6)=メイン周波数/CPI=メイン周波数*IPC |
| MFLOPS | 1 秒あたり 100 万回の浮動小数点演算 MFLOPS=浮動小数点演算の数/(実行時間*10^6) |
| 応答時間RT | リクエストを送信してからリクエストが完了するまでの時間（応答時間） |
| 完了時間TAT | 命令実行完了時間 |
| スループット | 一定の時間間隔内に完了したタスクの量 |
| スループット | 単位時間あたりのスループット |
| 互換性 | 取り付けるとき |
