放射ノイズの場合、ノイズは基本的に周囲環境またはボード上のデジタル信号トレースから発生します。したがって、放射ノイズを低減するための主な考慮事項は、基板上の信号の結合を可能な限り避けることです。PCB 基板上には、基本的に放射を受けやすい 3 種類のノイズがあります: 1 つ目はシングルエンドの高インピーダンス入力、2 つ目はループ トレース、3 つ目は長いトレースです。
a. ループ トレースの影響は、
ループを形成する典型的なグランド トレースとして次の図に示されています。ループ上にいくつかの電子デバイスがあることがわかりますが、これはもはやループを構成していませんか? 実際、これらのコンポーネントはループとみなすこともできます。プリント基板上のループ配線の影響はインダクタンスに相当し、電磁ノイズを発生すると同時に電磁ノイズを受信します。
b. 長い配線の影響
長い配線が放射ノイズを引き起こす理由はよく理解されており、PCB 上の長い配線はアンテナとみなすことができます。同様に、接続されていない空の配線もアンテナとみなすことができます。この原理は現実にも感じられ、例えば現在の携帯電話はラジオとして使用する際に長いイヤホンケーブルを受信アンテナとして使用しています。回路を設計する際には、このような影響を避けるために、アナログ信号線もデジタル信号線もできるだけ短くする必要があります。回路がどの程度影響を受けるかは主に周囲の環境によって決まりますが、配線を短くすることで基板が受ける影響、つまり実際に現れるノイズを最小限に抑えることができます。合理的なレイアウトと配線により、ボード上の信号の結合を実際に回避できます。一部のアンプや ADC の入力端子は入力インピーダンスが大きいことが多いため、カップリング ノイズの影響をより受けやすいため、特に注意が必要です。
また、基板上の信号線間の結合や信号の影響にも特別な注意を払う必要があります。特に、隣接するトレースでデジタル信号やクロック信号などの電圧信号が急速に変化する場合には注意が必要です。以下の図に示すように、トレースが急速に変化する電圧信号である場合、電流ノイズが隣接する並列トレースに結合されますが、デジタル トレースでは生成されない可能性があります。結局のところ、ノイズ サイズは制限されており、発生することはありません。デジタル信号 0/1 のしきい値を超えますが、一部のアナログ ラインでは、これらのノイズ電流が高インピーダンス ノードに流れると、オペアンプ デバイスの入力端子などのかなりのノイズ (および比較のための小さな入力信号) が発生します。精密回路への影響が大きくなります。
この場合、結合電流は次の式で計算できます。
このうち、Cは隣接する2本の配線間に形成される等価容量であり、下図に示すように、長さLの配線と隣接する配線dとの間に形成される容量は、 となります
。このうち、w は PCB トレースの厚さ、L は PCB トレースの長さ、d は 2 つの PCB トレース間の距離、eo は空気の誘電率、er は PCB パネル材料の比誘電率です。
上の 2 つの式から、結合電流を低減する最も直接的な方法は、並列トレースによって形成される等価静電容量を低減することであることがわかります。また、静電容量のサイズは主に 2 つの並列トレース間の長さと距離によって決まります。したがって、デジタル信号とアナログ信号の並列配線を避け、並列配線の長さを短くし、並列配線間の距離を長くすることでカップリング電流を低減できます。さらに、隣接するトレース間の結合について、3 番目の図はノイズを低減する別の方法を示しています: 2 つのトレース間にグランド間保護トレースを追加し、2 つのトレース間の直接の信号干渉を回避します。
デバイスの再選択、つまり抵抗の小さな抵抗と1/fノイズの小さなオペアンプの選択によりデバイスのノイズを低減するとともに、PCBレイアウト上で冗長配線やループ配線を削除してデジタルノイズを低減します。下図に示すように、配線を短くするなどの方法で回路とアナログ回路を結合し、放射ノイズを抑制します。
この時点で、AD サンプリングの結果が最初の結果と比較して大幅に改善されていることがわかりました。1,024 点もサンプリングされ、異なるデータ ポイントは 6 つだけ取得されました。同様に、ADC の有効ビット数は、12bit-log2(6)=12-2.6=9.4bit となります。
