sduwh-EDA 電子設計自動化実験 - 課題 3 データ収集回路設計

このコラムには、sduwh の eda コースのすべての実験が含まれています。参照のみを目的としており、すべてを入手するにはコラムを購読してください。

宿題3 データ取得回路設計

宿題のトピック:

教科書 292 ページの図 10-27 に示すデータ収集回路を設計・実現し、ステートマシンを使用して ADC0809 のサンプリング制御を実現し、ADC0809 で変換された 2 進数を RAM メモリに保存します。図では、RAM はカスタム実装のために LP 汎用モジュールを呼び出します。

回路の完全な verilogD エンジニアリング コードを書き出し、シミュレーション テストを実施し、実験レポートを提出します。

実験レポート:

データ収集回路

コード：

コードは完全に正しいわけではない可能性があります。参考用です~トップレベルファイル

module LAB3(D,CLK,EOC,RST,WE,ALE,OE,START,ADDA,DAC,ADDB,ADDC); 
input [7:0]D; 
input EOC,RST,CLK,WE; 
output ALE,OE,START,ADDA,ADDB,ADDC; 
output [7:0]DAC; 
wire [7:0]wiredata; 
wire wire1; 
wire wire2; 
wire[8:0]wireaddr; 
assign ADDB=1'b0;