关于分频器的一点想法

博客里这几个月做的3维参数测量,读取示波器并处理数据周期要7秒钟,外触发频率为1Hz,就想弄一个分频器能分到10秒一次触发,让两台示波器能同时采集同一时间段的波形画3视图对比核验,手头上有的上面的分频器接上去后,输出的jitter太大,每次触发都不知道跑到哪个束团上了。虽然我不懂电路,但是感觉fpga数输入的脉冲数后按分频数出个脉冲就好了,就像一只小鸡每吃N粒米就下个蛋蛋,跟师弟提起,看能不能自己做做,提到要求抖动要在ns以内,感觉就不容易弄了,因为GHz量级朝上的时钟或fpga运算周期不好弄也没必要。

后来想想,不知道能不能这样,画了个简单的草图:

因为分频之前的in信号的抖动是满足要求的,就不要数数再生成一个输出脉冲了,通过个能控制的继电器允许in输出去就好了。

继电器的控制通过数数来控制,这个抖动大一点没关系,不会影响到输出信号的抖动,比如脉宽几十us,1Hz的输入,分频到0.1Hz,数到第9个脉冲后,在9.5秒时合上开关,合1秒钟后再断开,这个1秒钟的位置和宽度,即使毫秒级的抖动都没有关系。

也许我想的简单了,in的copy,以及为了驱动输出足够的电平要求这些环节会引起抖动吧?要不然上面图的那个AVTECH的分频器也不会据说好几万一个了。

不懂电路,也许贻笑大方,望路过的专家指正。如果可行,希望有人能做做看,欢迎讨论。

おすすめ

転載: blog.csdn.net/weixin_43767046/article/details/116772498