1.
SPI SPIの概念はシリアルペリフェラルインターフェースと呼ばれ、中国語ではシリアルペリフェラルインターフェースとして翻訳されています。SPIは、高速、全二重、同期通信バスです。チップ上の4つのピン、つまりSCLK（クロック）、MISO（マスターデータ入力）、MOSI（マスターデータ出力）、CS（チップセレクト）のみを占有します。
2.通信プロトコル
SPI通信はマスタースレーブ構造であり、マスタースレーブ構造またはマスタースレーブ構造にすることができます。ホストがスレーブにメッセージを送信する必要がある場合、ホストは最初にCSをLowにプルし、次にクロックとデータを同時に送信します。ここで、デバイスごとに異なるクロック極性構成（CPOL）、異なるクロック極性構成、アイドル状態、および読み取りと書き込みの状態が異なることにも注意してください。次の図に示すように、
CPOL = 0およびSCLK = 0の場合はアイドル状態、
CPOL = 1およびSCLK = 1の場合はアイドル状態です。
通常のシリアル通信では、送信ごとに少なくとも8ビットを送信する必要がありますが、マスターがSCLKを制御するため、SPIはビットごとに送信できます。CLKはいつでもオフにできます。次の2つの写真は、データ送信のプロセスを簡単に示しています。マスターSBuffer = 0XAA、スレーブSBuffer = 0X55と仮定します。
ここでは、CPOL = 0が構成されている、つまり、マスターが立ち上がりエッジでマシンと送受信し、スレーブが立ち下がりエッジでマシンと送受信することを前提としています。SPIは全二重状態で動作します.8クロック後、マスターとスレーブのSBuffのデータは相互に変換されます。
3. SPIの欠点：フロー制御またはフィードバックメカニズムがありません。
eSPIを知る
1.
LPC LPC（Low Pin Count）通信バスの概要、Intelは1997年9月29日に発表しました。、IBMが開発したISAバスに代わる通信バスです。
LPCの伝送速度は遅いですが、遅い周辺機器とPCH間の通信の実現に特に適しています。SupperIO/ EC / BMC / 80Portデバッグカードに一般的に使用され、SI / Oはデスクトップフラットフォーム用、ECはノートブックフラットフォーム用、BMCはサーバーフラットフォーム用です。
LPCのデメリット：
1）LPCバス規制では、7つの必要な信号と6つのオプションの信号が定義されており、プロセッサの合計13のピンに加えて、チップセットとEC / BMC / SIOの間に多数の側波帯信号が必要です。システムアーキテクチャピンリソースがタイトな場合、ハードウェアピンの数が少ないバス通信方式が緊急に必要です
。2）LPCの既存の実装は3.3V IOレベルに基づいており、低電力設計には適していません
。3）LPCバスクロックは33MHzに固定されています。、バスのデータスループットは133Mbpsにしか到達できず、これがシステムのデータボトルネックになっています。
2. eSPIの概念
2016年、Intelは新世代のバスインターフェイス仕様eSPI（Enhanced Serial Peripheral）を導入しました
。eSPIバスはSPIバスの電気クロック仕様を利用して多重化しますが、プロトコル層で新しい定義を使用します。 、したがって、関数からのものかアプリケーションからのものかは完全に異なります。名前が似ているという理由だけで混同しないでください。eSPIバスは、LPCバスの機能と完全に互換性があるだけでなく、OOB（帯域外）SMBUSおよびSideBandGPIOをeSPIバスで送信できる帯域内メッセージに変換します。チップセットとリアルタイムで通信します。フラッシュを共有します。eSPIBUSとチップセットの接続図は次のとおりです。