PCBボードのクロスセグメンテーション設計
著作権
回路設計では、48V、12V-12V、5V、-5V、3.3V、2.5V、1.8V1.5Vなど、PCBボード上にますます多くの電源とグランドがあります。一般的なタイプの中で、 AGND（アナロググランド）、DGND（デジタルグランド）、PGND（保護グランド）などのさまざまな機能に必要なグランドプレーンは交差しています。一部のICでは、このICを一点で接地する必要があることは明らかです。必要な電源、グランドプレーンはくり抜かれています。これらのアースと電源の信頼性を確保するために、各電源とアースを層、つまり平面に割り当てると、必然的に回路基板の積層が増加し、製造コストが増加します。回路基板が大幅に増加します。前述のように、回路基板の製造コストは層の数に正比例します。コストを節約し、回路基板の信頼性を確保するために、PCBを設計する際、エンジニアは回路基板の特性に応じて同一平面上の2つ以上のPCBの電源またはグランドを設計し、その結果、電源とグランドが得られます。平面の不完全さは、地面（電力）層の分割です。
1.PCBボードのクロスセグメンテーション設計
回路上のPCBトレースはグランド（電源）層で分割され、シグナルインテグリティに大きな影響があり、回路のEMIおよびEMC特性も変化します。これは、クロスセグメンテーションの問題です。これらは、電子エンジニアが無視しがちな問題でもあります。クロスセグメンテーションの問題には、主に2つの原因があります。
1電源/グランドプレーンの分割
図4-12に示すように、同じ層（層）にアナログとデジタルの接地分割があります。PCBトレースがこのセグメンテーションゾーンを通過すると、クロスセグメンテーションの問題が発生します。
2密なビアまたは密な挿入（圧着）デバイスピンの不適切な定義によって引き起こされるセグメンテーション
ピン定義中に高密度ビアまたは高密度プラグイン（圧着）デバイスが不当に分散され、ピン間の距離が非常に小さい場合、グランド層または定義層に長くて狭い絶縁帯域が発生します。このセグメンテーションを横切るトレースがある場合、クロスセグメンテーション現象が発生します。
まず、図4-13に示す配線を見てみましょう。
配線は表面的には申し分のないもので、すっきりと美しく、通常の電子技術者や回路技術者が好む配線方法でもあります。これらのビアの対応する領域の電源/グランドプレーンを見ると、電源とグランドの分離に問題があることがわかります。
図4-13では、ビアの間隔が狭いため、図4-14に示すように、電源/グランドプレーン上に長いスプリットストリップが形成されます。スプリットストリップを通過するトレースがある場合、クロスセグメンテーション問題も発生します。この種の問題は、主に回路内のバス配線が発生しやすい場合に発生し、大多数のエンジニアの注意を引く必要があります。
同様に、ビア（パッドとビアを含む）がグラウンド/電源プレーンを通過するときに、ビア間の距離が近すぎると、上記の問題も発生します。この種の問題は主に、高密度プラグイン（圧着）デバイスのピン定義が簡単に発生しない場合に発生します。したがって、密に挿入された（圧着された）デバイスのピン信号を定義するときは、信号の数とタイプだけでなく、電源プレーンとグランドプレーンの分割やクロスセグメンテーションの問題の発生を回避するために信号バスの配置も考慮する必要があります。 。
第二に、PCBボードのクロスセグメントルーティングの害
クロスセグメントルーティングの主な危険性は次のとおりです。
（1）トレースのインピーダンスが不連続である;
（2）信号間のクロストークを引き起こしやすい;
（3）信号の反射を引き起こす可能性がある;
（4）電流ループ面積を増やし、ループインダクタンスを増やして出力を作成する波形は振動しやすい;
（5）空間への放射干渉を増加させると同時に、空間磁場の影響を受けやすい;
（6）磁場がボード上の他の回路と結合する可能性を高める;
（7 ）ループインダクタンスの高周波電圧コモンモード放射源を形成し、外部ケーブルを介してコモンモード放射を生成します。
回路への交差分割されたトレースの危険性を鮮明に説明するために、図4-15を使用して、接地溝によって引き起こされる高周波信号によって引き起こされるクロストークの概略図を示します。
厳密なインピーダンス制御が必要で、ストリップラインモデルに従って配線された高速信号ラインの場合、ストリップラインモデルは、上面、下面、または上下面のスロットによって破壊され、インピーダンスの不連続性が発生します。深刻な信号の歪みを引き起こすと、信号の信頼性が低下します。
クロスセグメント化されたトレースが電磁干渉に与える影響を鮮明に説明するために、著者は実験と比較を行いました。比較結果から、クロスセグメンテーションの影響を簡単に確認できます。
2つのトレースがPCBボード上に配置されており、どちらも同じ励起源とまったく同じ負荷を持ち、両方とも同じ配線層にあり、長さは6000MILです。唯一の違いは、1つが平面分割を横切ることです。そして、他の参照面が完成しました。スイッチを介して、外部条件が完全に同じであることを確認した状態で、ネットワークの1つに電源を入れ、半波無響室でのテスト結果は次のとおりです。
図4-16と図4-17から、セグメンテーション領域を横切る信号によって放射が8dB〜10dB増加することがはっきりとわかります。放射強度の具体的な増加は、クロスによって引き起こされるリターンパスループ領域のサイズによって異なります。 -セグメンテーション、および干渉環境に関連する周囲の電磁にも関連しています。クロックラインが外部インターフェイスケーブルの近くのスプリットラインを横切って配線されている場合、それによって引き起こされる電磁干渉強度は20dBを超える可能性があります。交差分割された配線は、それ自体に干渉するだけでなく、その電磁放射が他の周囲の回路またはシステムに干渉を引き起こす多くの電磁干渉を引き起こすことがわかります。したがって、配線の際には注意を払い、分割配線を交差させないようにする必要があります。
第三に、PCBボードのクロスセグメンテーションを回避する方法
クロスセグメントルーティングは回路に大きな害を及ぼします。実際の回路にいるときは、クロスセグメント現象の発生を回避するように努める必要があります。主に次の点に注意してください。
（1）配線は分割ベルトを越えないようにする必要があります。配線するときは、アースと電源の分割を考慮してください。電源の分割問題を回避するように配線してください。回路の層数を増やして、クロスディビジョンの問題。
（2）一般的な配線では、電力分割は信号線が配線された後に設計されます。電力または接地分割を行う場合、接地と電力が分割されたときにどの信号が影響を受けるか、およびどの信号線が影響を受けるかに注意する必要があります。交差しました。トレースを分割します。回避できることは、グラウンドと電力の分割を適切に調整するように注意することです。
（3）ビアホールの設計と散乱ホールは、地面と電源面に絶縁バンドが発生するほど密集してはなりません。
（4）プラグインデバイスまたはコネクタを定義するときは、分布が合理的である必要があり、それが分割を引き起こしてEMIの増強につながるかどうか、グランドおよび電源プレーンへの影響を十分に考慮する必要があります。
転載：https：//blog.51cto.com/sviews/683840
関連リソース：PCB多層ボード設計の経験（非常に重要）