マイクロコンピュータの原理とインターフェース技術（第2章）
16/32ビット基本レジスター
##セグメントレジスタの使用
命令ポインタレジスタとフラグレジスタ
标志寄存器（FLAGS）:用于存放系统的状态标志和控制标志。
ステータスフラグ：
是CPU在执行指令的过程中产生的。有的指令影响状态标志，
有的不影响，还有的指令与当前状态标志有关。
标志寄存器中有6个最常用，每个 占1位。分别介绍如下：
1）SF（署名フラグ）：
它和运算结果的最高位相同。最高位为1，则为1，最高位为0，则为0。
2）ZF（ゼロフラグ）：
若运算结果为0，则ZF＝1；否则ZF＝0。
3）PF（パリティフラグ）：
若运算结果中“1”的个数为偶数，则PF＝1；否则PF＝0。
4）キャリーフラグCF（キャリーフラグ）：
加法时，最高位（字节操作时的D7位，字操作时的D15位）是否有进位产生。
减法时，最高位（字节操作时的D7位，字操作时的D15位）是否有借位产生。
5）補助キャリーフラグAF（補助フラグ）：
8位二进制加法时，第3位向第4位有进位。
8位二进制减法时，第3位向第4位有借位。
6）オーバーフローフラグOF（オーバーフローフラグ）：
若运算过程中发生了“溢出”，则OF＝1，否则OF=0。
制御フラグ
1）方向フラグDF（方向フラグ）
2）割り込み許可フラグIF（割り込み許可フラグ）
3）トレースフラグTF（トラップフラグ）
1）方向フラグDF（方向フラグ）
2）割り込み許可フラグIF（割り込み許可フラグ） ）
3）TF（トラップフラグ）
32ビットマイクロプロセッサには3つの動作モードがあります。
実際の住所
実アドレスモードは、16ビットマイクロプロセッサで採用されている方法です。32マイクロプロセッサビットには下位互換性があります。論理アドレスは、プログラマーがプログラムを作成するときに使用するアドレスです。実アドレスモードでは、メモリセルアドレスは20ビットです。
1） 逻辑地址：
16位的段码和16位的偏移量组合在一起称为逻辑地址，表示方式如下：
段码：偏移量
2）物理地址：
物理地址＝段首地址＋偏移量＝24×段码＋偏移量
仮想アドレス方式（保護方式）
是最常用的方式，适用于多任务环境，在这种方式下，
80386才能发挥它自身的 强大功能，所以也称本性方式。
它的特点是：
① 通过逻辑（虚拟）— 线性 — 物理地址的寻找方式来实现存储器的管理，由于 逻辑地址很大，既能实现大程序的运行，又可以方便地实现多任务的分配和管理。
② 能实现16位或32位的运算。
③ 在保护方式下，可以转入到虚拟8086的方式运行。
論理アドレス：
仮想アドレスモードでは、論理アドレスは、セグメント選択コードに、指定されたセグメント内の指定されたアドレスからのオフセットを加えたもので、[セグメント選択コード：オフセット]として表されます。
線形アドレス
仮想アドレスモードでは、セグメントのベースアドレスは、テーブルを参照することで間接的に取得されます。セグメント選択コードの役割は、セグメント記述テーブル内の記述項目（記述子）を選択することであり、32ビットのセグメントベースアドレスと20ビットのセグメント制限（セグメント長を指定）が記述項目に示されています。
仮想8086モード
3つの作業方法を理解します。
作業モードの理解
3つのモードの違い
8086：
8086構造：
論理構造：
内部構造：
EUとBIUの関係：
EUとBIUの概要：
80386
32位80386微处理器是为多用户和多任务操作系统而设计的
具有32位寄存器和数据通道
支持32位地址和数据类型
80386の論理構造：
バスインターフェースユニットBIU：
バスインターフェイスコンポーネントは、データバス、アドレスバス、制御バスを介して外部と連絡を取る責任があります。これには、メモリプリフェッチ命令へのアクセス、データの読み取り/書き込み、データの読み取り/書き込みやその他の操作およびその他の制御機能へのI / Oポートへのアクセスが含まれます。
中央処理装置：
メモリ管理ユニットMMU：
論理図
Pentiumマイクロプロセッサ
概要：
Pentiumの主要コンポーネント：
- バスインターフェイスコンポーネント
- U / Vパイプライン
- コードキャッシュとデータキャッシュ
- 命令プリフェッチユニットIPU、命令デコーダIDU、制御ROM、分岐ターゲットバッファBTB
- 制御コンポーネント
- 浮動小数点処理ユニット
- セグメンテーションとページングパーツ
Pentiumの高度なテクノロジー：
1.高度な構造システム
2. CISCとRISCの組み合わせ
3.スーパースカラーパイプライン
4.高度な分岐予測技術
Pentiumの論理図：
Pentiumレジスタセット：
Pentiumの概要
セグメントレジスタ：
セグメントレジスタはセグメントセレクタを格納します
セグメントセレクター
13 + 1 + 2（ビット）
13：記述インデックスDI：記述子テーブルの記述子のシーケンス番号を参照
1：記述子表示ビットTI： TI = 0-> GDT（グローバル記述子）
2：**特権レベルPRL ：** TI = 1-> LBI（ローカル記述子）
セグメント記述子
アドバンテージ
- 収納スペースの拡大
- 仮想ストレージを実装する
- マルチタスク分離
セグメントレジスタの概要
Pentiumの主なシグナルとその意味
に焦点を当てる
アドレスラインと制御信号
A31〜A3 ：アドレスライン
AP：アドレス偶数チェックコードビット
ADS＃アドレスステータス出力信号
A20M＃：A20を
超えるアドレスラインマスク信号APCHK＃アドレス検証エラー信号
データラインと制御信号
D63〜D0：データライン
BE7＃〜BE0：バイトイネーブル信号
DP7〜DP0：奇数/偶数パリティ信号
PCHK：読み取りチェック
DEN＃：奇数/偶数パリティ有効信号
バスサイクル制御信号
D / C：データ/制御
M / IO：メモリおよびIO
W / R：読み取り/書き込み
LOCK：バスロック
SCYC：スプリットサイクル
NA：次のアドレス有効信号
BRDY：信号を送信する準備ができている
バス調停信号
システム制御信号
initとresetの違い：
Pentiumのバスステータスとバスサイクル：
概要：
ペンティアムワンバスサイクル通常、複数で構成されていますクロックサイクル構成、および1クロックサイクルは1に対応しますバスの状態したがって、バスサイクルは複数のバス状態で構成されます
Pentiumのいくつかのバス状態の定義
バスの状態間の遷移：
Pentiumのバスステータスとバスサイクルの概要
Pentiumの割り込みテクノロジー
中断の役割：
- タスクの切り替え
- IOデバイスはCPUで動作します
- リアルタイム信号
- システム操作のエラーを確認、報告、処理する
中断の分類：
ソフトウェア割り込み
ハードウェア割り込み
割り込みベクターテーブル
概述：放置256个中断向量（入口地址）即称 中断向量表 ，每个中断矢量占据4个字节 ，地址较高的两个字节放入口地址的段地址，较低两位放置偏移地址
ハードウェアの中断とその応答プロセス
（1）マスカブル割り込みINTRの応答処理
（2）ノンマスカブル割り込みINTRの応答処理
割り込みハンドラ構造パターン
8086割り込み応答プロセスのフローチャート
Pentiumの割り込みテクノロジの概要：
この章のマインドマップ：
