Introduction à l'interconnexion AXI
L'interconnexion AXI peut gérer le bus AXI et prend en charge plusieurs hôtes pour utiliser le bus AXI pour accéder aux esclaves, ou un hôte pour accéder à plusieurs esclaves. Réalisez la communication de bus, la communication entre le module maître N et le module esclave M réduit la complexité de la communication entre eux, réalise la conversion de domaine d'horloge en interne, ne nécessite pas d'intervention externe excessive et peut implémenter FIFO en interne, éliminant le besoin de beaucoup scénarios. Nécessite FIFO, registre, conversion de largeur de bits et conversion de protocole.
Le cœur IP peut prendre en charge jusqu'à 16 périphériques maîtres et 16 périphériques esclaves. Si davantage d'interfaces sont nécessaires, plusieurs cœurs IP supplémentaires peuvent être ajoutés. Habituellement, ce cœur IP est davantage utilisé dans Block Design. Introduisons-le dans Block Design Usage dans . Dans Block Design, l'utilisation des cœurs IP est généralement simplifiée, mais le routage automatique est possible. Pour les signaux avec plus de signaux tels que AXI, il est également plus pratique dans Block Design.
1. Un seul maître accède à plusieurs esclaves
Le principe d'un seul hôte accédant à plusieurs esclaves est d'attribuer différentes adresses au bus AXI des esclaves, de sorte que l'hôte accède à différents esclaves en accédant à différentes partitions d'adresses.
Comme indiqué ci-dessous : utilisez l'interconnexion AXI pour connecter deux contrôleurs BRAM, allouez l'espace d'adressage pour le bus AXI connecté au contrôleur BRAM, allouez deux espaces d'adressage 4K et connectez le bus AXI de l'hôte pour accéder à différents espaces d'adressage pour accéder à différents Le BRAM lit et écrit des données.
Émulez-le, écrivez en continu dans l'espace d'adressage occupé par les deux BRAM et lisez en continu après l'écriture. On peut voir qu'un maître contrôle deux esclaves.
2. Plusieurs hôtes accèdent à plusieurs esclaves
Plusieurs hôtes peuvent lire et écrire un esclave via différents numéros d'identification des hôtes. Chaque hôte a un numéro d'identification différent. Lors de la lecture et de l'écriture en interne, l'adresse ajoutera le numéro d'hôte pour représenter l'hôte auquel il accède. Les données renvoyées sont envoyées à l'hébergeur correspondant.
'
Comme indiqué ci-dessous : deux hôtes utilisent l'interconnexion AXI pour connecter deux contrôleurs BRAM, deux esclaves ont des espaces d'adressage différents et deux hôtes ont des numéros d'identification différents, de sorte que différents hôtes peuvent accéder à différents esclaves.
Lorsque le maître accède à l'esclave en même temps, la priorité du maître peut également être définie pour déterminer quel maître doit accéder à l'élément.
Pour une compréhension plus approfondie du cœur IP, vous pouvez vous référer au guide produit officiel fourni par XILNX. Guide officiel du produit d'interconnexion AXI 
https://docs.xilinx.com/r/en-US/pg059-axi-interconnect/AXI-Interconnect-v2.1-LogiCORE-IP-Product-Guide