커패시터 "DC 통과 및 차단"
1. 일체형 연산회로
적분연산회로는 입력신호에 대해 적분연산을 구현할 수 있는 기본적인 아날로그 회로이다. 주로 연산 증폭기, 커패시터 및 여러 저항기로 구성됩니다.
적분연산회로에서는 입력신호가 저항을 통과한 후 연산증폭기의 반전 입력단자와 연결되고, 동시에 연산증폭기의 출력단자와 반전입력단자 사이에 커패시터가 연결되어 피드백 루프를 형성합니다.
입력 신호가 변경되면 연산 증폭기는 커패시터를 통해 축적되고 점차적으로 특정 전압 값으로 축적되는 전압을 출력합니다. 이 전압 값은 입력 신호의 적분 결과입니다.
통합 연산 회로는 아날로그 신호 처리, 필터링 및 제어 시스템에 일반적으로 사용됩니다. 필터링에서 적분 연산 회로는 저역 통과 필터링 효과를 달성하고 고주파 노이즈를 필터링할 수 있으며, 제어 시스템에서는 적분 링크를 구현하고 시스템의 안정성을 향상시키기 위해 적분 연산 회로가 자주 사용됩니다.
계산 공식:
실제 시뮬레이션:
2. 차동연산회로
계산 공식:
회로의 기본 원리와 연산 증폭기의 특성에 따라 다음 계산 공식을 얻을 수 있습니다.
Uo= -R * C * dUi(t)/dt, 여기서 R은 피드백 저항기의 저항을 나타내고, C는 커패시터의 커패시턴스를 나타내며, dUi(t)/dt는 입력 신호 Ui(t)의 미분을 나타냅니다. 시간과 관련하여.
차동 연산 회로에는 입력 신호의 진폭과 주파수에 대한 특정 제한이 있으며, 과도한 주파수나 진폭은 왜곡이나 포화를 유발할 수 있습니다. 따라서 차동 연산 회로를 설계할 때는 응용 요구 사항에 따라 적절한 회로 매개 변수와 구성 요소를 선택해야 합니다.
참고:
https://zhuanlan.zhihu.com/p/561704174
https://blog.csdn.net/qq_44142969/article/details/115521261
https://zhuanlan.zhihu.com/p/52899137
https://zhuanlan.zhihu.com/p/627616025공개 계정 팔로우를 환영합니다: 임베디드 학습 및 실습