1. LAN8720A----Introducción
LAN8720A es un chip de capa PHY Ethernet 10/100M de baja potencia, el voltaje del pin I/0 cumple con el estándar EEE802.3-2005, admite la comunicación con la capa Ethernet MAC a través de la interfaz RMI y tiene 10-BASE incorporado -T/100BASE-TX Módulo de transmisión full duplex, soporta 10Mbps y 100Mbps.
LAN8720A puede negociar automáticamente el mejor modo de conexión (velocidad y modo dúplex) con el host de destino y es compatible con la función de giro automático HPAuto-MDIX, que puede cambiar la conexión a conexión directa o conexión cruzada sin cambiar el cable de red.
Las principales características de LAN8720A son las siguientes:
- Módulo de transmisión Ethernet 10/100M de alto rendimiento
- Admite la interfaz RMII para reducir el número de pines
- Soporta modos full-duplex y half-duplex
- Dos salidas LED de estado
- Se puede usar cristal de 25M para reducir costos
- Admite el modo de negociación automática
- Admite la función de volteo automático HP Auto-MDIX
- Admite la interfaz de gestión serie SMI
- Compatible con interfaz MAC
LAN8720A----diagrama de bloques del sistema
LAN8720A----estructura interna
2. LAN8720A----descripción del pin
LAN8720A----diagrama de pines
LAN8720A----tabla de descripción de pines
| número de PIN | símbolo | nombre | ilustrar |
|---|---|---|---|
| 1 | VDD2A | Fuente de alimentación de puerto analógico de canal 2 de +3,3 V | Suministro de puerto analógico de +3,3 V para el canal 2 y regulador interno |
| 2 | LED2 | Indicación LED de velocidad de enlace | Cuando se opera a 100 Mbps, este pin se activará. Cuando se opera a 10 Mbps o durante el aislamiento de la línea, este pin está inactivo. |
| nINTSEL | Pines de configuración de selección de función de 14 pines (nINT/REFCLKO) |
Cuando el pin está flotando o subido a VDD2A (predeterminado), modo de entrada REF_CLK, nINT/REFCLKO es una salida de interrupción baja activa. Cuando el pin se baja a tierra, modo de salida REF_CLK, nINT/REFCLKO es la fuente de reloj de REF_CLK. |
|
| 3 | LED1 | Indicación LED de actividad de enlace | Este pin se activa cuando se detecta un enlace válido y parpadea cuando se detecta actividad. |
| DESACTIVAR | Correa de configuración de regulador apagado | Esta correa se utiliza para desactivar el regulador interno de 1,2 V. Cuando el regulador está deshabilitado, se debe suministrar un voltaje externo de 1,2 V al VDDCR. Cuando REGOFF se eleva a VDD2A a través de una resistencia externa, el regulador interno se desactiva. Cuando REGOFF se deja flotando o baja, el regulador interno está habilitado (predeterminado). |
|
| 4 | XTAL2 | Salida de cristal externa | Salida de cristal externa |
| 5 | XTAL1 | Entrada de cristal externa | Entrada de cristal externa |
| CLKIN | entrada de reloj externo | Entrada de oscilador de reloj de un solo extremo. Nota: XTAL2 no debe conectarse cuando se utiliza un oscilador de reloj de un solo extremo. |
|
| 6 | VDDCR | Suministro de núcleo digital de +1,2 V | Alimentado por el regulador en chip a menos que esté configurado para el modo de apagado del regulador a través de la correa REGOFF. Nota: en este pin se deben usar condensadores de desacoplamiento de 1 μF y 470 pF en paralelo a tierra. |
| 7 | RXD1 | recibir datos 1 | Canal 1 del transceptor en la ruta de recepción. |
| MODO1 | Correa de configuración de modo de trabajo PHY 1 | Esta correa de configuración se usa con MODE0 y MODE2 para establecer el modo PHY predeterminado. | |
| 8 | RXD0 | Recibir datos 0 | El transceptor es el canal 0 en la ruta de recepción. |
| MODO0 | Correa de configuración de modo de trabajo PHY 0 | Esta correa de configuración se usa con MODE1 y MODE2 para establecer el modo PHY predeterminado. | |
| 9 | VDDIO | Suministro de E/S variable de +1,6 V a +3,6 V | Suministro de E/S variable de +1,6 V a +3,6 V |
| 10 | RXER | recibir error | Cuando se afirma, esta señal indica que se ha detectado un error en la trama que se está transmitiendo actualmente desde el transceptor. |
| PHYAD0 | Correa de configuración de dirección PHY 0 | Esta correa de configuración se utiliza para establecer la dirección SMI del transceptor. | |
| 11 | CRS_DV | Datos de detección/recepción de portador válidos | Cuando se afirma, esta señal indica que el medio receptor no está inactivo. Cuando se recibe un paquete 10BASE-T, se afirma CRS_DV, pero RXD[1:0] permanece bajo hasta que se recibe un byte SFD (10101011). Nota: De acuerdo con el estándar RMII, en el modo semidúplex 10BASE-T, los datos transmitidos no se devuelven al pin de datos de recepción. |
| MODA2 | Correa de configuración de modo de trabajo 2 PHY | Esta correa de configuración se usa con MODE0 y MODE1 para establecer el modo PHY predeterminado. | |
| 12 | MEDIO | Entrada/salida de datos SMI | Entrada/salida de datos de la interfaz de gestión en serie |
| 13 | MDC | reloj SMI | Reloj de interfaz de gestión serie |
| 14 | nINT | salida de interrupción | Salida de interrupción baja activa. Coloque una resistencia pull-up externa a VDDIO |
| REFCLKO | Salida de reloj de referencia | REFCLKO se puede seleccionar a través de la correa de configuración nINTSEL. Esta salida de reloj opcional de 50 MHz se deriva de un oscilador de cristal de 25 MHz. |
|
| 15 | nRST | reinicio externo | Reinicio de sistema. Esta señal está activa baja. |
| dieciséis | CHEN | enviar habilitar | Indica que hay datos de transmisión válidos en TXD[1:0]. |
| 17 | TXD0 | enviar datos 0 | El MAC usa esta señal para enviar datos al transceptor. |
| 18 | TXD1 | enviar datos 1 | El MAC usa esta señal para enviar datos al transceptor. |
| 19 | VDD1A | Fuente de alimentación de puerto analógico de canal 1 de +3,3 V | Fuente de alimentación de puerto analógico de +3,3 V para el canal 1 |
| 20 | txn | Ethernet TX/RX canal negativo 1 | Transmitir/Recibir Canal Negativo 1 |
| 21 | txp | Ethernet TX/RX positivo canal 1 | Enviar/recibir positivo canal 1 |
| 22 | RXN | Ethernet TX/RX canal negativo 2 | Transmitir/Recibir Canal Negativo 2 |
| 23 | RXP | Ethernet TX/RX positivo canal 2 | Enviar/recibir canal positivo 2 |
| 24 | RBIAS | Entrada de resistencia de polarización externa del 1% | Este pin requiere una resistencia de 12,1 kΩ (1%) a tierra. |
3. LAN8720A----Diagrama esquemático del circuito
1. Modo de entrada REF_CLK
En el modo de entrada REF_CLK, 50 MHz REF_CLK se activa en el pin XTAL1/CLKIN.
Al usar este modo, se debe proporcionar una fuente de reloj de 50 MHz externa al dispositivo para REF_CLK, que se dirige a MAC y PHY.
Proporcione una fuente de reloj externa de 50 MHz para REF_CLK, como se muestra en la siguiente figura:
2. Modo de salida REF_CLK
Para reducir el costo de la lista de materiales, el dispositivo está equipado con la función de generar la señal RMII REF_CLK a partir de un cristal de frecuencia fundamental de 25 MHz de bajo costo.
Estos cristales son menos costosos que los cristales del tercer armónico que normalmente requieren 50 MHz. El MAC debe admitir un reloj externo para usar esta función.
Genere REF_CLK a través de un oscilador de cristal de 25 MHz, como se muestra en la siguiente figura:
Genere REF_CLK a través de una fuente de reloj externa de 25 MHz, como se muestra en la siguiente figura:
Continuará. . . . .